自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(23)
  • 收藏
  • 关注

原创 Allegro使用Z-copy将铜皮复制到其他层

3.Options栏中,选择subclass,选择复制后的铜皮所需要放置的层(非铜皮所在层);4.Visibility栏中将铜皮所在层和需要放置的层都打开;下方确认铜皮属性(静态/动态)、是否外扩/内缩;1.在编辑栏激活Z-copy命令;2.在Find栏勾选shape;

2022-12-24 15:27:31 3075 1

原创 ORCAD导网表报错

这类报错,是器件的PCB Footprint 这栏信息缺失;可以在原理图中,选择对应的器件,双击,进入到器件属性编辑;在使用ORCAD导出网络表时,经常会遇到各种报错提示;补充完PCB Footprint 栏信息即可。...

2022-09-01 14:18:17 8941

原创 Allegro中Change铜皮至其他层

当铺好一块铜皮时,此时发现其他层可以复用,或是需要将此铜皮更改到其他层此时需要对铜皮进行change操作;

2022-08-13 15:21:15 3647

原创 Allegro中,布局的时候Place_bound发生干涉处理

在布局的时候,放置器件导致发生Place_bound干涉,此时需要手动打开Place_bound显示,单独打开时候,器件显示效果对视觉又显的很不友好。此时可以打开Display--color,在Stack-Up目录下,右侧栏目将Package_top/Package_Bottom。此时再去布局时,如果器件放置时发生Place_bound干涉,就会弹出DRC报错。...

2022-07-28 17:08:26 1552

原创 Allegro中Copy时候注意网络属性!

Allegro中,在Copy线和过孔时,如果不注意操作,会将原先既有过孔的网络属性进行复制,此时Copy在新位置会有DRC报错,在Copy时,我们只需要将Retainnetofvias,这个选项不要勾选,此时复制过去的过孔属性就会跟随新网络,而不会发生报错。...

2022-07-27 12:22:48 2416 1

原创 Allegro中规则开关设置

规则开关的设置与否,会导致后续检查时候能否发现设计问题,在设计CM规则完成后,如果没有打开规则开关,有些设计上的问题可能会发现不了。因为软件默认的规则开关有些会检查不到,容易导致一些问题无法发现;②设置间距规则开关间距规则开关,软件默认的没有全部勾选,在Allegro中,设置完CM规则,还需要将规则开关打开;①首先设置电气开关电气开关需将所有选项设置到on;③相同网络间距规则开关软件默认是勾选了一部分,...

2022-07-25 20:44:00 2008

原创 Allegro中旋转、镜像多个元器件

如何在Allegro中同时旋转多个零件:1.Edit->Move 在Options中Rotation的Point选User Pick2 再右键选Term Group 按住鼠标左键不放并拉一个框选中器件 多余的可用Ctrl+鼠标左键点击去掉.3. 选好需整体旋转的器件后 右键complete.4. 提示你Pick orgion 鼠标左键选旋转中心.5 下面右键选rotate 即可旋转了.如何在allegro中使specttra保护手工布线route->automa.

2022-01-26 15:31:16 8701

原创 Allegro封装制作

一、DIP封装制作1.DIP封装主要做一个通孔焊盘,通孔的直径比DIP的插脚大0.1mm即可;通孔的焊盘需要做的比通孔的直径大0.4--0.6mm,即半径大0.2--0.3mm。如果允许的话,做0.1mm也可以,这是最小的要求;二、 BGA封装制作2.1先制作BGA焊盘,焊盘大小按照规格书的最大值制作如下图,按照直径0.76来制作;2.2使用向导制作封装选择Package symbol(wizrd),选择中间不规则的焊盘,后期删除多余焊盘;2...

2022-01-03 22:38:22 4675

原创 封装工具LP_Wizard_10.5安装,其他人的介绍不全,补充完善

1、先安装 Microsoft .NET Framework Version 3.5。 2、LP_Wizard_10.5 安装。 点击 LPWizard_mib.exe,一步步下来就可以了,不懂看下面。安装时使用默认路径,别的路径担心处异常;3.安装Lisence:3.1 安装Lisence,并设置lisence路径(PS,貌似这里设置lisence路径不会起作用,主要还是装lisence);3.2 用LP Wizard creak目录下,LP..

2021-12-27 21:35:59 931 2

原创 Allegro中抓取操作之精准定位和金手指一些前处理

在金手指进行Layout时,需要对金手指部分进行前处理,主要分两步:1.绘制禁布区域;2.绘制金手指间距提示线;绘制禁布区域:金手指的禁布区域指的是金手指区域,绘制此区域的作用是防止铺铜时,铜皮在此区域铺铜,主要是防止电源层和地层的铜皮,因为地层有时候整版铺铜会铺到该区域;绘制禁布区域方法:在Setup---Areas---shape keepout,在Options栏,选择route keepout,并在下方选择All;...

2021-12-25 00:17:26 3717

原创 Allegro创建区域规则

以一个EMMC为例,当IC的的焊盘间距,满足不了使用的线宽,同时在物理规则里面,Neck模式的线宽仍旧无法满足走线,此时可以通过创建区域规则,来进行走线;1.在物理规则的下拉栏中,Region点开,在右侧栏中右键创建区域规则,并填写走线宽度;2.在间距规则里面,填写间距规则;注意:1.间距规则要在对应的Region区域填写;2.创建的区域规则一般只对IC的表贴焊盘有限制,所以在Line TO这栏中,只需要填写SMD Pin就可以;...

2021-12-16 23:37:35 3329 1

原创 Allegro中如何保存当前叠层视图,如何删除当前叠层视图

在布局时候,有时候需要快速切换叠层视图,当已有的设置不能满足当前快速切换视图;如:1.布局的时候经常在TOP面需要观察Bottom面的丝印,以便确定Bottom面器件丝印的位置;2.TOP面过孔对BOTTOM面器件的干涉;当出现以上两种情况是,可以先打开对应的Subclass层,再保存视图,然后再Visibility界面就可以快速切换到所需要的显示界面;先在Options栏,将需要显示器件、丝印所在的层打开输入自定义的名称,点击保存:此时,Visibili..

2021-12-15 22:05:54 3138

原创 Allegro中关于丝印调整及检查;

Allegro中,在将丝印调整好后,要做进一步检查,防止某个器件的丝印未调整,此时可以采用如下操作;1.先取消当前颜色高亮:2.选择Assign color,点击需要赋予的颜色,再在Find栏勾选symbols;此时便可对器件进行标记检查,以防遗漏的器件未调整丝印。...

2021-12-12 16:05:16 4542

原创 Allegro在布局的时候,避免器件之间的位置干涉

Allegro在布局的时候,两个器件摆放位置有时候不确定是否存在干涉;布局时,直接观察到的就是丝印位置,但是有些器件的丝印只标注了部分矩形四个脚的位置,像一些卡座,凸型固定座等,无法通过丝印观察到固定脚的准确位置;此时可以在Options栏,将subclass切换到Package geometry;在下拉选择对应的Place_bound层,如下图,选择Place_bound_TOP层,此时器件会标识出该器件的Place_bound的区域,通过观察Place_bound区域,可以查看是否与

2021-12-12 11:45:10 1476

原创 Allegro_PCB前处理---光绘文件制作,ADT层设置

在PCB前处理中,一般会设置ADT/ADB层,以便快速切换TOP层和BOTTOM层的视角,也就是subclass的快速切换,使用默认的skill设置ADT和ADB勾选的class比较多,导致视角有遮蔽,为快速观看,一般使用的ADT/ADB只勾选三个选项:1.PIN/BOTTOM2.PACKGE GEOMETRY/SILKCREEN_BOTTOM3.BOARD GEOMETRY/OUTLINE采用skill快速生成的class有位号和位号丝印,会导致遮蔽器件和丝印视角,只设置上述三层.

2021-12-06 21:59:36 2909

原创 Allegro中,针对单个通孔管脚使用全连接方式

在铺铜时,一般通孔管脚使用十字花连接,但是针对一些电源管脚,为了电流的稳定,以及电源供电的稳定性,会让个别电源引脚使用全连接来确保电源稳定;但是修改铜皮的属性时,如果更改连接方式,如有不慎,会将GND的连接属性一并更改成全连接方式,针对这种情况,需采用单个操作方式,来避免将全局的连接方式被修改;选择“Shape”,选择需要修改的铜皮,然后右键;选择“Parameters”,选择“Parameters”,弹出对话框中,选择Thermal relief connects;在下方选择.

2021-12-02 22:53:23 2700

原创 Allegro中将无网络Pin进行置灰及显示/隐藏电源、地的飞线

Allegro中,为了方便布局和走线,常常将GND进行飞线隐藏,无网络的pin进行置灰设置无网络置灰操作如下:1.选择Assign color,在Options栏选择灰色的颜色;2.在Find 栏勾选Net,3.在Find by name选择“Net”;4.在下方的对话输入“DUMMY”,按回车键确认;5.此时可以观察到无网络的pin已经被置灰;...

2021-12-01 22:07:53 2511

原创 orcad 统计总元器件数量--Allegro统计pin数量

打开原理图,点选dsn文件名:弹出的界面,点击下“Pivot”(一定要点击下,要不然统计的数量不对)

2021-11-30 16:44:57 5734

转载 DC/DC和LDO的区别

LDO和DC-DC的对比1、DC-DC包括boost(升压)、buck(降压)、Boost/buck(升/降压)和反相结构,具有高效率、高输出电流、低静态电流等特点,随着集成度的提高,许多新型DC-DC转换器的外围电路仅需电感和滤波电容,优点是效率高,输入电压范围较宽,但是输入输出的压差相对LDO要求较大,负载响应比LDO差,输出纹波比LDO大。2、LDO:低压差线性稳压器的突出优点是具有最低的成本,最低的噪声和最低的静态电流。它的外围器件也很少,通常只有一两个旁路电容。新型LDO可达到以下指标:30

2021-11-28 00:22:09 856

原创 Allegro中四层板使用的线宽、线距规则

一、物理规则:默认走线使用4mil线宽;整版使用16D8的VIA;电源走线使用15mil线宽,Neck模式10mil,最大长度200mil;差分对走线使用4.5mil线宽,一般采用5.5mil的线距;

2021-11-28 00:14:48 11160

转载 Allegro 中3W原则和20H原则实现方法

Allegro 中3W原则和20H原则实现方法

2021-11-27 00:01:44 1391

原创 Allegro关闭 【电源和地线】的飞线显示

Allegro关闭 【电源和地线】的飞线显示

2021-11-26 01:42:16 6501

原创 Allegro在Silkscreen层绘制丝印框

绘制丝印框

2021-11-25 23:47:07 3219

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除