![](https://img-blog.csdnimg.cn/20201014180756918.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Quartus
刷牙の小熊
这个作者很懒,什么都没留下…
展开
-
FPGA的ROM-IP核配置问题
ROM-IP核文件名配置ROMIP核的创建、参数配置不再赘述,网上已有大量资料。这里着重强调的是ROMIP核配置过程中ROM数据文件的路径问题,这一问题会导致Modelsim无法正确仿真,具体表现是Modelsim无法读出ROM文件数据。进行ROMIP核的正确配置,直到文件名选择页面,如下:1、点击Browse,弹出文件夹浏览页面。注意!文件夹的默认路基是工程路径prj下,系统默认文件是...原创 2019-05-05 20:39:40 · 4855 阅读 · 4 评论 -
verilog有符号数的位宽转换
Verilog有符号数的位宽转换想要搞明白Verilog中有符号数的位宽转换,必须首先理解有符号数在Verilog中的存储形式,也就是说,计算机如何区分无符号数和有符号数。有符号数通常以2的补码形式来表示!2的补码:首位为符号位(0-正,1-负),其他位取反加1。下表是3位长模式的2的补码:位模式表示的值00000011010201131...原创 2019-05-06 12:01:53 · 6672 阅读 · 2 评论