学习工作总结(一)——信道编码与BOK调制

       最近与老师交流之后,感觉自己缺乏总结的习惯,很多东西学完之后过一段时间就忘记了,因此决定以后每个月至少要写一篇博客来总结自己一段时间的学习工作心得。本篇博客是弥补前段时间做完一个小项目却没有写工作总结,这个项目是跟着老师做的,主要内容是利用FPGA实现信道编码与BOK—Chirp调制,进行时序仿真并移植到NI平台上。主要分为三个阶段的任务:

目录

一、信道编码

1、数据源的产生

2、扰码

3、Turbo编码

3.1 打孔

3.2 交织

二、Bok—Chirp调制

三、移植工程到NI平台

四、总结


一、信道编码

    主要任务是将物理层传输过来的比特流数据分块送入信道编码器,经过扰码、turbo编码、打孔、信道交织等操作后,输出编码完成的数据。

1、数据源的产生

    编写一个数据源模块模拟物理层送过来的比特数据。这次实现的信道编码器支持PB16,72,136, 264,520字节的数据块长度,而每个数据块长度为8bit,以PB16位例,我们以这16*8=128个bit的数据为一个Block,实际传输中,这128个bit不会都传输有效数据,还需要加上校验码,为了方便在接收端判断丢帧情况,我们在装配一个block时按照如下格式进行:

U32

U32U320x00CRC

 

    其中,U32是有效数据,每一帧会自动加1,这样在接收端可以清楚地看出少了哪些帧。crc是循环校验码,由前面的3个U32以及8个bit的0联合产生,具体产生时采用一种级联的方式,将前一级的输出作为后一级输入,避免一次性输入的数据过长。产生CRC送入数据时是高位先进,而最后输出数据时,按8bit一组送出去,8bit数据按低位在前的的原则排列。

2、扰码

      数据源送进编码器后,先要进行扰码操作,扰码的主要目的是为了防止输入的数据出现大片的0或者大片的1,从而减少码间干扰与抖动,具体操作是先通过移位的异或的方式得到一串扰码数据,然后再将扰码数据与输入数据异或得到新的数据,由于这种扰码是有规律的,因此在接收端可以通过对应的解扰器解出原来的数据。在产生扰码数据时,有一个值得注意的地方,按原有的算法,每一个时钟接收一bit数据,扰码数据向左移一位,对应位进行异或运算,这样8bit数据需要8个时钟,为了节省时钟资源,我们采用空间换取时间的做法,每一次的移位异或运算实际上可以看做是对输入信号乘上一个矩阵,而8个时钟的运算实际上是同样的运算,因此求出运算的矩阵,就可以由输入·经过8次运算,就可以直接求出输出,将之前8个时钟的工作在一个时钟内完成,当然这是在多占用线路资源的前提下实现的。

3、Turbo编码

      每一个系统bit的输入,通过两路RSC分量编码器产生{p,q}两路校验bit,两路RSC分量编码器构造一样,区别在于其中一路的输入是另一路输入经过交织后的信号,RSC分量编码器在的输出是通过一个状态转移查找表实现的,通过输入可以直接查找输出。

3.1 打孔

     为了删除校验位中的冗余信息,需要对校验比特进行打孔操作,也就是保留校验比特中的一部分,删去另一部分,这次项目支持三个码率,分别是1/3,1/2.以及16/18。其中1/3是保留所有校验比特,因此,一个信息比特在经过turbo编码后会被扩展为三个比特;1/2表示对校验比特每两个保留一个,因此,输出比特数是输入比特数两倍;16/18只支持PB520。

3.2 交织

    交织的根本是改变信号的顺序结构而不改变信号的内容。在本项目,FPGA实现时,是将输入信息按列存储到四块ram内,取的时候按行取,这样就有规律的打乱了输入信号的顺序。

二、Bok—Chirp调制

        Chirp调制是指用调制信号的频率变化来表示不同符号,当信号由疏变密,表示符号‘1’,当信号由密变疏,表示符号‘0’,这样也能实现扩展带宽的目的。具体实现时,是通过查表实现,查找表中预先已经存储好正弦波或余弦波波形,输入信号控制查找地址增加的速度,从而控制查找到的波形的疏密。本次项目频率变化是-1.8MHz~0~1.8MHz,占用带宽为3.6MHz,因此发送和接收端采样频率为7.8MHz(根据采样定律,大于带宽的两倍)。Bok是指通过两路正交的波形传输信息,实际上两路传输的消息相同(目的是方便接收端解调?)。

三、移植工程到NI平台

    利用NI平台的射频板卡,将调制完成的信号发射出去,在接收端同样是使用射频板卡进行接收并解调。发送端和接收端的功能都是通过上位机的5791模块完成,我们要做的就是建立上位机与FPGA的接口,导入生成的网表文件,板卡中的FPGA模块会自动产生信号并传送至上位机,然后上位机再通过射频模块将信号发射出去,发射时的中心频率是480MHz。具体操作步骤包括:

四、总结

     本次项目,信道编码以及调制部分实际上都是由老师完成,我需要做的工作是产生数据源,编写编码端到调制端的接口,编写新的顶层文件与测试文件testbench,通过时序仿真后。将工程生成的网表文件下载到NI平台上进行系统测试。其中最重要的收获就是如何熟练使用状态机完成任务,通过握手信号协调不同模块之间的时序,以及熟练地进行信号的串并和并串转化。

  • 1
    点赞
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值