只发PCB电路相关45 随时更新~~
一、防反接常用单元电路
对于平常日用的一些产品，产品在进行设计时就会考虑这个问题，顾客只是简单的利用插头进行电源的连接，所以一般采用反插错接头，这是种简单，低价而有效的方法。
但是，对于产品处于工厂生产阶段，可能不便采用防差错接头，这可能就会造成由于生产人员的疏忽造成反接，带来损失。所以给电路增加防接反电路有时还是有必要的，尽管增加了成本。
下面就说说常用的防反接电路：
01
最简单的在电路中串入一只二极管
优点：
电路简单，成本较低。适用于小电流，对成本要求比较严的产品。
缺点：
由于二极管的PN结在导通时，存在一个压降，一般在0.7V以下。这个压降就导致这种电路不适合应用在电流较大的电路中，如果电路有10A的电流，那么二极管的功耗就是0.7*10=7W，发热量还是很可观的。在结构紧凑空间有限的产品中，对产品的稳定性或人的使用感受上影响还是比较大的。
02
对于上面上面提到的二极管的压降问题，有没有办法克服呢？看下面的电路。
上面的防接反电路采用了一个保险丝和一个反向并联的二极管，电源极性正确，电路正常工作时，由于负载的存在电流较小，二极管处于反向阻断状态，保险丝不会被熔断。
当电源接反时，二极管导通，此时的电流比较大，就会将保险丝熔断，从而切断电源的供给，起到保护负载的作用。
优点：
保险丝的压降很小，不存在发热问题。成本不高。
缺点：
一旦接反需要更换保险丝，操作比较麻烦。
03
正接反接都可正常工作的电路：
优点：
输入端无论怎样接，电路都可以正常工作。
缺点：
存在两个二极管的压降。适用于小电流电路。
04
N沟道增强型场效应管防接反电路。
由场效应管制作工艺决定了，场效应管的导通电阻比较小。是现在很常用的开关器件，特别是在大功率的场合。以TO-252封装的IRFR1205为例，其主要参数如下：Vdss=55V，Id=44A，Rds=0.027欧姆；可以看到其导通电阻只有27毫欧。
下图就是一个用N沟道场效应管构成的防接反电路
这个电路的最大一个特点就是场效应管的D极和S极的接法。通常我们在使用N沟道的增强型的MOS管时，一般是电流由D极进入而从S极流出。应用在这个电路中时则正好相反。
曾经在一个论坛中看到过这个电路，发布这个电路的楼主被众多网友痛批。说是DS之间存在一个二极管根本没法实现。楼主没有注明场效应管的管脚名称，由于存在一个应用场效应管的惯性思维，导致楼主蒙冤。其实场效应管只要在G和S极之间建立一个合适的电压就会完全导通。导通之后D和S之间就像是一个开关闭合了，电流是从D到S或S到D都一样的电阻。
在电源极性正确时，电流起始时通过场效应管的稳压管导通，S极电压接近0V。两个电阻分压后，为G提供电压，使场效应管导通，因为其导通阻值很小，就把场效应管内部的二极管给替代了。
电源反接时，场效应管内的二极管未到击穿电压不导通。分压电阻无电流流过无法提供G极电压，也不导通。从而起到保护作用。
对于电路中并联在分压电阻上的稳压二极管，因为场效应管的输入电阻是很高的，是一个压控型器件，G极电压要控制在20V内，过高的电压脉冲会导致G极的击穿，这个稳压二极管就是起一个保护场效应管防止击穿的作用。
对于并联在分压电阻上的电容，有一个软启动的作用。在电流开始流过的瞬间，电容充电，G极的电压是逐步建立起来的。
对于并联在场效应管D与S之间的阻容串联电路，我感觉还是值得商榷的。阻容串联电路一般用作脉冲吸收或延时。用在这里要视负载的情况而定，加了或许反而不好。毕竟这会导致在电源在反接的时候会有一个短暂的导通脉冲。
也可以用P沟道的场效应管，只是要将器件串在正极的输入端。这里不再描述。
二、最容易引发电路故障的元器件都有哪些
电容故障
电容损坏引发的故障在电子设备中是最高的，其中尤其以电解电容的损坏最为常见。电容损坏表现为：容量变小、完全失去容量、漏电、短路。
电容在电路中所起的作用不同，引起的故障也各有特点：在工控电路板中，数字电路占绝大多数，电容多用做电源滤波，用做信号耦合和振荡电路的电容较少。用在开关电源中的电解电容如果损坏，则开关电源可能不起振，没有电压输出；或者输出电压滤波不好，电路因电压不稳而发生逻辑混乱，表现为机器工作时好时坏或开不了机，如果电容并在数字电路的电源正负极之间，故障表现同上。
这在电脑主板上表现尤其明显，很多电脑用了几年就出现有时开不了机，有时又可以开机的现象，打开机箱，往往可以看见有电解电容鼓包的现象，如果将电容拆下来量一下容量，发现比实际值要低很多。
电容的寿命与环境温度直接有关，环境温度越高，电容寿命越短。这个规律不但适用电解电容，也适用其它电容。所以在寻找故障电容时应重点检查和热源靠得比较近的电容，如散热片旁及大功率元器件旁的电容，离其越近，损坏的可能性就越大。所以在检修查找时应有所侧重。
有些电容漏电比较严重，用手指触摸时甚至会烫手，这种电容必须更换。在检修时好时坏的故障时，排除了接触不良的可能性以外，一般大部分就是电容损坏引起的故障了。所以在碰到此类故障时，可以将电容重点检查一下，换掉电容后往往令人惊喜。
电阻故障
常看见许多初学者在检修电路时在电阻上折腾，又是拆又是焊的，其实修得多了，你只要了解了电阻的损坏特点，就不必大费周章。
电阻是电器设备中数量最多的元件，但不是损坏率最高的元件。电阻损坏以开路最常见，阻值变大较少见，阻值变小十分少见。常见的有碳膜电阻、金属膜电阻、线绕电阻和保险电阻几种。
前两种电阻应用最广，其损坏的特点一是低阻值 (100Ω以下) 和高阻值 (100kΩ以上) 的损坏率较高，中间阻值 (如几百欧到几十千欧) 的极少损坏；二是低阻值电阻损坏时往往是烧焦发黑，很容易发现，而高阻值电阻损坏时很少有痕迹。
线绕电阻一般用作大电流限流，阻值不大；圆柱形线绕电阻烧坏时有的会发黑或表面爆皮、裂纹，有的没有痕迹；水泥电阻是线绕电阻的一种，烧坏时可能会断裂，否则也没有可见痕迹；保险电阻烧坏时有的表面会炸掉一块皮，有的也没有什么痕迹，但绝不会烧焦发黑。根据以上特点，在检查电阻时可有所侧重，快速找出损坏的电阻。
根据以上列出的特点，我们先可以观察一下电路板上低阻值电阻有没有烧黑的痕迹，再根据电阻损坏时绝大多数开路或阻值变大以及高阻值电阻容易损坏的特点，我们就可以用万用表在电路板上先直接量高阻值的电阻两端的阻值。
如果量得阻值比标称阻值大，则这个电阻肯定损坏 (要注意等阻值显示稳定后才下结论，因为电路中有可能并联电容元件，有一个充放电过程) ，如果量得阻值比标称阻值小，则一般不用理会它。这样在电路板上每一个电阻都量一遍，即使“错杀”一千，也不会放过一个了。
运算放大器故障
运算放大器好坏的判别对相当多的电子维修者有一定的难度，不只文化程度的关系，在此与大家共同探讨一下，希望对大家有所帮助。
理想运算放大器具有“虚短”和“虚断”的特性，这两个特性对分析线性运用的运放电路十分有用。为了保证线性运用，运放必须在闭环(负反馈)下工作。如果没有负反馈，开环放大下的运放成为一个比较器。如果要判断器件的好坏，先应分清楚器件在电路中是做放大器用还是做比较器用。
根据放大器虚短的原理，就是说如果这个运算放大器工作正常的话，其同向输入端和反向输入端电压必然相等，即使有差别也是mv级的，当然在某些高输入阻抗电路中，万用表的内阻会对电压测试有点影响，但一般也不会超过0.2V，如果有0.5V以上的差别，则放大器必坏无疑。
如果器件是做比较器用，则允许同向输入端和反向输入端不等。同向电压>反向电压，则输出电压接近正的最大值；同向电压<反向电压，则输出电压接近0V或负的最大值(视乎双电源或单电源)。如果检测到电压不符合这个规则，则器件必坏无疑！这样你不必使用代换法，不必拆下电路板上的芯片就可以判断运算放大器的好坏了。
SMT元件故障
有些贴片元件非常细小，用普通万用表表笔测试检修时很不方便，一是容易造成短路，二是对涂有绝缘涂层的电路板不便接触到元件管脚的金属部分。这里告诉大家一个简便方法，会给检测带来不少方便。
取两枚最小号的缝衣针，将之与万用表笔靠紧，然后取一根多股电缆里的细铜线，用细铜线将表笔和缝衣针绑在一起，再用焊锡焊牢。这样用带有细小针尖的表笔去测那些SMT元件的时候就再无短路之虞，而且针尖可以刺破绝缘涂层，直捣关键部位，再也不必费神去刮那些膜膜了。
公共电源短路故障
电路板维修中，如果碰到公共电源短路的故障往往头大，因为很多器件都共用同一电源，每一个用此电源的器件都有短路的嫌疑。
如果板上元件不多，采用“锄大地”的方式终归可以找到短路点；如果元件太多，“锄大地”能不能锄到状况就要靠运气了。在此推荐一比较管用的方法，采用此法，事半功倍，往往能很快找到故障点。
要有一个电压电流皆可调的电源，电压0-30V，电流0-3A，这种电源不贵，大概300元左右。将开路电压调到器件电源电压水平，先将电流调至最小，将此电压加在电路的电源电压点如74系列芯片的5V和0V端，视乎短路程度，慢慢将电流增大。用手摸器件，当摸到某个器件发热明显，这个往往就是损坏的元件，可将之取下进一步测量确认。当然操作时电压一定不能超过器件的工作电压，并且不能接反，否则会烧坏其它好的器件。
板卡故障
工业控制用到的板卡越来越多，很多板卡采用金手指插入插槽的方式。由于工业现场环境恶劣，多尘、潮湿、多腐蚀气体的环境易使板卡产生接触不良故障，很多朋友可能通过更换板卡的方式解决了问题，但购买板卡的费用非常可观，尤其某些进口设备的板卡。
其实大家不妨使用橡皮擦在金手指上反复擦几下，将金手指上的污物清理干净后，再试机，没准就解决了问题，方法简单又实用。
电气故障
各种时好时坏电气故障从概率大小来讲大概包括以下几种情况：
- 接触不良：板卡与插槽接触不良、缆线内部折断时通时不通、线插头及接线端子接触不好、元器件虚焊等皆属此类；
- 信号受干扰：对数字电路而言，在特定的情况条件下故障才会呈现，有可能确实是干扰太大影响了控制系统使其出错，也有电路板个别元件参数或整体表现参数出现了变化，使抗干扰能力趋向临界点从而出现故障；
- 元器件热稳定性不好：从大量的维修实践来看，其中首推电解电容的热稳定性不好，其次是其它电容、三极管、二极管、IC、电阻等；
- 电路板上有湿气、尘土等：湿气和积尘会导电具有电阻效应，而且在热胀冷缩的过程中阻值还会变化，这个电阻值会同其它元件有并联效果，这个效果比较强时就会改变电路参数使故障发生；
- 软件也是考虑因素之一：电路中许多参数使用软件来调整，某些参数的裕量调得太低处于临界范围，当机器运行工况符合软件判定故障的理由时，那么报警就会出现。
三、搞定485接口EMC电路设计
原理图
RS485接口6KV防雷电路设计方案
上图是RS485接口防雷电路，接口电路设计概述：
RS485用于设备与计算机或其它设备之间通讯，在产品应用中其走线多与电源、功率信号等混合在一起，存在ＥＭＣ隐患。
本方案从EMC原理上，进行了相关的抑制干扰和抗敏感度的设计，从设计层次解决EMC问题。
电路EMC设计说明
电路滤波设计要点
L1为共模电感，共模电感能够对衰减共模干扰，对单板内部的干扰以及外部的干扰都能抑制，能提高产品的抗干扰能力，同时也能减小通过429信号线对外的辐射，共模电感阻抗选择范围为120Ω/100MHz ~2200Ω/100MHz，典型值选取1000Ω/100MHz。
C1、C2为滤波电容，给干扰提供低阻抗的回流路径，能有效减小对外的共模电流以同时对外界干扰能够滤波；电容容值选取范围为22PF~1000pF，典型值选取100pF；若信号线对金属外壳有绝缘耐压要求，那么差分线对地的两个滤波电容需要考虑耐压。
当电路上有多个节点时要考虑降低或去掉滤波电容的值。C3为接口地和数字地之间的跨接电容，典型取值为1000pF， C3容值可根据测试情况进行调整。
电路防雷设计要点
- 为了达到IEC61000-4-5或GB17626.5标准，共模6KV，差模2KV的防雷测试要求，D4为三端气体放电管组成第一级防护电路，用于抑制线路上的共模以及差模浪涌干扰，防止干扰通过信号线影响下一级电路
- 气体放电管标称电压VBRW要求大于13V，峰值电流IPP要求大于等于143A
- 峰值功率WPP要求大于等于1859W
- PTC1、PTC2为热敏电阻组成第二级防护电路，典型取值为10Ω/2W
- 为保证气体放电管能顺利的导通，泄放大能量必须增加此电阻进行分压，确保大部分能量通过气体放电管走掉
- D1~D3为TSS管（半导体放电管）组成第三级防护电路，TSS管标称电压VBRW要求大于8V，峰值电流IPP要求大于等于143A；峰值功率WPP要求大于等于1144W
接口电路设计备注
如果设备为金属外壳，同时单板可以独立的划分出接口地，那么金属外壳与接口地直接电气连接，且单板地与接口地通过1000pF电容相连。
如果设备为非金属外壳，那么接口地PGND与单板数字地GND直接电气连接。
PCB设计
RS485接口电路布局
上图是RS485接口滤波及防护电路布局。
方案特点：
- 防护器件及滤波器件要靠近接口位置处摆放且要求摆放紧凑整齐，按照先防护后滤波的规则，走线时要尽量避免走线曲折的情况
- 共模电感与跨接电容要置于隔离带中
方案分析：
- 接口及接口滤波防护电路周边不能走线且不能放置高速或敏感的器件
- 隔离带下面投影层要做掏空处理，禁止走线
RS485接口电路分地设计
方案特点：
- 为了抑制内部单板噪声通过RS485接口向外传导辐射，也为了增强单板对外部干扰的抗扰能力，在RS485接口处增加滤波器件进行抑制，以滤波器件位置大小为界，划分出接口地
- 隔离带中可以选择性的增加电容作为两者地之间的连接，电容C4、C5取值建议为1000pF，信号线上串联共模电感CM与电容滤波，并与接口地并联GDT和TVS管进行防护
- 且所有防护器件都靠近接口放置，共模电感CM置于隔离带内，具体布局如上图
方案分析：
- 当接口与单板存在相容性较差或不相容的电路时，需要在接口与单板之间进行“分地”处理，即根据不同的端口电压、电平信号和传输速率来分别设置地线。“分地”，可以防止不相容电路的回流信号的叠加，防止公共地线阻抗耦合
- “分地”现象会导致回流信号跨越隔离带时阻抗变大，从而引起极大的EMC风险，因此在隔离带间通过电容来给信号提供回流路径
四、PCB走线与信号完整性
高速信号的PCB走线
现在但凡打开SoC原厂的PCB Layout Guide，都会提及到高速信号的走线的拐角角度问题，都会说高速信号不要以直角走线，要以45度角走线，并且会说走圆弧会比45度拐角更好。
事实是不是这样？PCB走线角度该怎样设置，是走45度好还是走圆弧好？90度直角走线到底行不行？
大家开始纠结于PCB走线的拐角角度，也就是近十几二十年的事情。上世纪九十年代初，PC界的霸主Intel主导定制了PCI总线技术。
似乎从PCI接口开始，我们开始进入了一个“高速”系统设计的时代。
电子设计和芯片制造技术按照摩尔定律往前发展，由于IC制程的工艺不断提高，IC的晶体管开关速度也越来越快，各种总线的时钟频率也越来越快，信号完整性问题也在不断的引起大家的研究和重视。
早期PCB拉线菌应该还是比较单纯，把线路拉通、撸顺，整洁、美观即可，不用去关注各种信号完整性问题。比如下图所示的HP经典的HP3456A万用表的电路板，大量的90°角走线，几乎是故意走的直角，绝大多数地方没有铺铜。
上面PCB板的右上角，不仅走直角不止，拐弯后，线宽还变小了，会造成信号反射问题，影响信号完整性。
本文跟大家探讨一下关于高频/高速信号的走线拐角角度问题。我们从锐角到直角、钝角、圆弧一直到任意角度走线，看看各种走线拐角角度的优缺点。
为什么PCB不能以锐角走线？
PCB能不能以锐角走线，答案是否定的。先不管以锐角走线会不会对高速信号传输线造成负面影响，单从PCB DFM方面，就应该避免出现锐角走线的情形。
因为在PCB导线相交形成锐角处，会造成一种叫酸角“acid traps”的问题。在PCB制板过程中，在PCB线路蚀刻环节，在“acid traps”处会造成PCB线路腐蚀过度，带来PCB线路虚断的问题。
虽然，我们可以借助CAM 350 进行DFF Audit自动检测出“acid traps”潜在问题，避免在PCB在制造产生时产生加工瓶颈。如果pcb板厂工艺人员检测到有酸角(acid trap)存在，他们将简单地贴一块铜到这个缝隙中。
很多板厂的工程人员他们其实并不懂Layout的，他们只是从PCB工程加工的角度修复酸角(acid trap)的问题，但这种修复是否能带来进一步的信号完整性问题便不得而知了，所以我们在Layout时就应该从源头去尽量避免产生酸角(acid trap)。
怎样避免拉线时出现锐角，造成acid trap DFM 问题？
现代的EDA设计软件(如Cadence Allegro、Altium Designer等)都带有了完善的Layout走线选项，我们在Layout走线时，灵活运用这些辅助选项，可以极大的避免我们在Layout时产生产生“acid trap”现象。
焊盘的出线角度设置，避免导线与焊盘形成锐角角度的夹角，如下图示例。
利用 Cadence Allegro 的 Enhanced Pad Entry 功能能够让我们在Layout时尽可能的避免导线与焊盘在出线时形成夹角，避免造成“acid traps”DFM问题。
避免两条导线交叉形成锐角夹角。
灵活应用 Cadence Allegro 布线时切换 ” toggle “ 选项，可以避免导线拉出T型分支时形成锐角夹角，避免造成“acid traps”DFM问题。
PCB Layout能不能以90°走线
高频高速信号传输线应避免以90°的拐角走线，是各种PCB Design Guide中极力要求的，因为高频高速信号传输线需要保持特性阻抗一致，而采用90°拐角走线，在传输线拐角处，会改变线宽，90°拐角处线宽约为正常线宽的 1.414倍，由于线宽改变了，就会造成信号的反射。
同时，拐角处的额外寄生电容也会对信号的传输造成时延影响。
当然，当信号沿着均匀互连线传播时，不会产生反射和传输信号的失真。如果均匀互连线上有一个90°拐角，则会在拐角处造成PCB传输线宽的变化，根据相关电磁理论计算得出，这肯定会带来信号的反射影响。
直角走线的对信号的影响就是主要体现在三个方面：
- 拐角可以等效为传输线上的容性负载，减缓上升时间
- 90°拐角处线宽约为正常线宽的 1.414倍，引起阻抗不连续，进而造成信号的反射
- 直角尖端产生的EMI，尖端容易发射或接收电磁波，产生EMI
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：
C=61W(Er)1/2/ZO
在上式中，C就是指拐角的等效电容(单位pF)，W指走线的宽度(单位inch)，Er指介质的介电常数，ZO就是传输线的特征阻抗。
对于高速数字信号来说，90°拐角对高速信号传输线会造成一定的影响，对于我们现在高密高速pcb来说，一般走线宽度为4-5mil，一个90°拐角的电容量大约为10fF，经测算，此电容引起的时延累加大约为0.25ps，所以，5mil线宽的导线上的90°拐角并不会对现在的高速数字信号（100-psec上升沿时间）造成很大影响。
而对于高频信号传输线来说，为了避免集肤效应（Skin effect）造成的信号损坏，通常会采用宽一点的信号传输线，例如50Ω阻抗，100mil线宽，这90°拐角处的线宽约为141mil，寄生电容造成的信号延时大约为25ps，此时，90°拐角将会造成非常严重的影响。
同时，微波传输线总是希望能尽量降低信号的损耗，90°拐角处的阻抗不连续和而外的寄生电容会引起高频信号的相位和振幅误差、输入与输出的失配,以及可能存在的寄生耦合,进而导致电路性能的恶化,影响 PCB 电路信号的传输特性。
关于90°信号走线，老wu自己的观点是，尽量避免以90°走线
45度外斜切线
除了射频信号和其他有特殊要求的信号，我们PCB上的走线应该优选以45°走线。要注意一点的是，45°角走线绕等长时，拐角处的走线长度要至少为1.5倍线宽，绕等长的线与线之间的间距要至少4倍线宽的距离。
由于高速信号线总是沿着阻抗的路径传输，如果绕等长的线间距太近，由于线间的寄生电容，高速信号走了捷径，就会出现等长不准的情况。现代的EDA软件的绕线规则都可以很方便的设置相关的绕线规则。
以arc弧形走线
如果不是技术规范明确要求要以弧形走线，或者是RF微波传输线，个人觉得，没有必要去走弧形线，因为高速高密度PCB的Layout，大量的弧形线后期修线非常麻烦，而且大量的弧形走线也比较费空间。
对于类似USB3.1或HDMI2.0这样的高速差分信号，个人认为还是可以走圆弧线的。
当然，对于RF微波信号传输线，还是优先走圆弧线，甚至是要走“采用 45° 外斜切”线走线。
总结
随着4G/5G无线通讯技术的发展和电子产品的不断升级换代，目前PCB数据接口传输速率已高达10Gbps或25Gbps以上，且信号传输速率还在不断的朝着高速化方向发展。随着信号传输的高速化、高频化发展，对PCB阻抗控制和信号完整性提出了更高的要求。
对于PCB板上传输的数字信号来说，电子工业界应用的包括FR4在内的许多电介质材料，在低速低频传输时一直被认为是均匀的。
但当系统总线上电子信号速率达到Gbps级别时，这种均匀性假设不再成立，此时交织在环氧树脂基材中的玻璃纤维束之间的间隙引起的介质层相对介电常数的局部变化将不可忽视，介电常数的局部扰动将使线路的时延和特征阻抗与空间相关，从而影响高速信号的传输。
基于FR4测试基板的测试数据表明，由于微带线与玻纤束相对位置差异，导致测量所得的传输线有效介电常数波动较大，值之差可以达到△εr=0.4。尽管这些空间扰动看上去较小，它会严重影响数据速度为5-10Gbps的差分传输线。
在一些高速设计项目中，为了应对玻纤效应对高速信号的影响，我们可以采用zig-zag routing布线技术以减缓玻纤效应的影响。
Cadence Allegro PCB Editor 16.6-2015 及后续版本带来了对zig-zag布线模式的支持。
在Cadence Allegro PCB Editor 16.6-2015 菜单中选择”Route -> Unsupported Prototype -> Fiber Weave Effect” 打开zig-zag routing功能。
二十年前我们PCB Layout不用关注是否要走弧形线，不用担心PCB板材玻璃纤维对高速信号的影响。
不存在一成不变的PCB Layout规则，随着PCB制造工艺的提升和数据传输速率的提高，有可能现在正确的规则在将来将变得不再适用。
2337
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
