- 博客(8)
- 收藏
- 关注
RSS订阅转载 vivado实现VGA
vivado实现VGAVGA原理VGA 的英文全称是Video Graphic Array，即显示绘图阵列。 VGA 支持在640X480 的较高分辨率下同时显示16种色彩或256 种灰度，同时在320X240 分辨率下可以同时显示256 种颜色。肉眼对颜色的敏感远大于分辨率，所以即使分辨率较低图像依然生动鲜明。 VGA 由于良好的性能迅速开始流行，厂商们纷纷在VGA 基础上加以扩充，如将显存...
2019-06-30 22:22:46
4369
2
转载 vivado实现异步复位的D触发器
vivado实现异步复位的D触发器异步复位的D触发器功能常见的带有异步复位控制端口的上升沿 D 触发器的功能表如下表所示。不难看出，只要复位控制端口的信号有效，D 触发器就会立即进行复位操作。可见，这时的复位操作是与时钟信号无关的。Verilog代码实现异步复位的D触发器module async_rddf(clk,reset,d,q,qb);input clk,reset,d;ou...
2019-06-30 22:11:42
12720
1
转载 vivado实现基本D触发器
vivado实现基本D触发器基本D触发器功能一个基本的 D 触发器的工作原理为：当时钟信号的上升沿到来时，输入端口 D 的数据将传递给输出端口 Q 和输出端口 Q。在此，输出端口 Q 和输出端口 Q 除了反相之外，其他特性都是相同的。Verilog代码实现module async_rddf(clk, d,q,qb);input clk, d;output q,qb;reg q,q...
2019-06-30 22:00:28
5788
转载 vivado环境下实现比较器
**vivado环境下实现比较器**比较逻辑功能比较器要实现的功能比较简单，即：当A>B时，输出AGTB值为1；否则为0。在AGTB=0的情况下，为了更精准地看到究竟是A=B还是A<B，设置另外两个输出信号加以区分。AEQB:当 A=B 时，其值为 1，否则为 0；ALTB：当 A<B 时，其值为 1，否则为 0。**Verilog代码实现**module ...
2019-06-30 21:45:56
4113
1
原创 熵的公理化定义
熵的公理化定义的提出若对称函数序列Hm(p1,p2,...,pm)满足下列性质(1)标准化:H21212=1(2)连续性:H2(p,1−p)为p的连续函数(3)组合法则：Hm(p1,p2,...,pm)=Hm−1(p1+p2,...,pm)+(p1+p2)H2(p1p1+p2,p2p1+p2)\begin{array}{l}若对称函数序列{H_m}({p_1},{p_2},...,{p_m})...
2019-06-30 20:50:36
1441
原创 最优频带分配方案
最优频带分配问题设两个发送器分别具有P1P_1P1，P2P_2P2的功率，分别使用两个不相交的频带带宽 W1W_1W1，W2W_2W2,，其中 W1+W2=WW_1+W_2=WW1+W2=W（总带宽），试计算最优频带分配方案，并画出该信道的容量区域，进一步讨论频分多址（frequency-division multiplexing）系统的最优频带分配方案。![在这里插入图片描述]...
2019-06-30 20:29:38
311
2
原创 暗到深处，看到了光
暗到深处，看到了光之前写的博客都是关于技术类的文章，今天我想跟大家分享一个小故事。这个故事就发生在我身边，一个有关于考研的故事。故事发生在高中与我同校的师兄身上。高中时候认识这位师兄纯属巧合。我记得13年的寒假，接近期末的时候，已经上大学的他回到高中母校，进行返校宣传，恰巧他的高中班主任是我当时的数学老师，我去老师办公室问问题的时候他在跟老师聊天，顺便认识了一下，也算是同门师兄弟了。后来，我上...
2019-06-30 19:43:16
178
转载 vivado环境下用Verilog语言实现编码器
**vivado环境下用Verilog语言实现编码器**编码器的分类编码器通常分为两大类： 普通编码器和优先编码器。 其中，普通编码器对某一个给定时刻只能对一个输入信号进行编码的编码器， 它的输入端口不允许同一时刻出现两个以上的有效输入信号； 优先编码器就是对某一个给定时刻只对优先级最高的输入信号进行编码的编码器，它的输入端口允许多个输入信号同时有效。以最简单的普通编码器为例，通常，四至...
2019-06-27 20:54:36
4833
4
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人