ZYNQ
Rddd
这个作者很懒,什么都没留下…
展开
-
ZYNQ中ARM架构简析(1)——Cache和Branch Prediction
zynq 7000系列作为xilinx公司最具性价比的SOC系列,在消费市场大受欢迎。其内部配置一个或两个ARM架构的cortex A9核,对于管理调度有重大意义,同时在ARM侧(专业叫法为PS侧)配置了uart,iic,ethernet,flash,ddr等多个接口,不再需要FPGA侧(PL侧)针对这些接口再做控制器,使用起来更加方便,当然效率肯定不如纯FPGA来的高。 这篇文章只是分析一下P...原创 2019-03-22 11:24:21 · 3660 阅读 · 0 评论 -
ZYNQ中ARM架构简析(2)——中断
ZYNQ中的中断与传统ARM架构中基本一致,包括软件中断(SGI)、CPU私有外设中断(PPI)以及共享外设中断(SPI)。区别在于私有外设中断和共享外设中断中含有PL侧引入的中断。 中断的概念在本文中不再陈述,如果不了解的话,可以直接搜索一下即可。 ZYNQ7000的中断控制器是基于ARM GIC 1.0版本, 软中断 软中断包含16个中断信号,都可以分配给任意一个或多个CPU。 ...原创 2019-03-27 10:53:10 · 1166 阅读 · 0 评论 -
GPIO的同步性约束
需求问题:需要使用3个GPIO实现相同的脉冲信号,三个信号之间的上升沿时延不能超过200ps。 测试环境:ZYNQ7020的黑金开发板 测试过程: 代码: module gpio_jitter_test ( input clk_osc , //50M output ...原创 2019-06-19 17:22:46 · 2558 阅读 · 1 评论