FPGA资源优化tips
最近跑工程遇到布局阶段slice资源不足,导致不能继续进行。多种资源优化后,工程得以继续奔跑下去。
1)在可以允许的条件下,将异步复位改为同步复位。xilinx对于同步复位是推崇的。
2)删掉不必要的复位信号;数据类数据不需要进行复位,可直接删掉;
always @(posedge clk) begin
// if (st_arbit) begin
// req_data_len <= 'b0;
// end
// else if (st_cmd) begin
if (st_cmd) begin
req_data_len <= axi_wr_cmd[grant_index_r][33:30];
end
end
本次实验中,删除的复位是同步复位,可减少control set数量,control set包含时钟,时钟使能,复位,在FPGA中每个slice内部的reg和lut必须是同一种control set。