上一讲,我们讲解了时钟信号是怎么实现的,以及怎么利用这个时钟信号,来控制数据的读写,可以使得我们能把需要的数据“存储”下来。那么,这一讲,我们要让计算机“自动”跑起来。
通过一个时钟信号,我们可以实现计数器,这个会成为我们的PC寄存器。然后,我们还需要一个能够帮我们在内存里面寻找指定数据地址的译码器,以及解析读取到的机器指令的译码器。这样,我们就能把所有学习到的硬件组件串联起来,变成一个CPU,实现我们在计算机指令的执行部分的运行步骤。
PC寄存器所需要的计数器
我们常说的PC寄存器,还有个名字叫程序计数器。下面我们就来看看,为什么叫做程序计数器。
有了时钟信号,我们可以提供定时的输入;有了D型触发器,我们可以在时钟信号控制的时间点写入数据。我们把这两个功能组合起来,就可以实现一个自动的计数器了。
加法器的两个输入,一个始终设置成1,另外一个来自于一个D型触发器A。我们把加法器的输出结果,写到这个D型触发器A里面。于是,D型触发器里面的数据就会在固定的时钟信号为1的时候更新一次。
这样,我们就有了一个每过一个时钟周期,就能固定自增1的自动计数器了。这个自动计数器可以拿来当我们的PC寄存器。事实上,PC寄存器的这个PC,英文就是Program Counter,也就是程序计数器的意思。
每次自增之后,我们可以去对应的D型触发器里面取值,这也就是我们下一条需要运行指令的地址。前面第五讲的时候我们讲过,同一个程序的指令应该要顺序地存放在内存里面。这里就和前面对应上了,顺序地存放指令,就是为了让我们通过程序计数器就能定时地不断执行新指令。
加法技术、内存取值,乃至后面的命令执行,最终其实都是由我们一开始讲的时钟信号,来控制执行时间点和先后顺序的,这也就是我们需要时序电路最核心的原因。
在最简单的情况下,我们需要让每一条指令,从程序计数,到获取指令、执行指令,都在一个时钟周期内完成,如果PC寄存器自增地太快,程序就会出错。因为前一次的运算结果还没有写回到对应的寄存器里面的时候,后面一条指令已经开始读取里面的数据来做下一次计算了。这个时候,如果我们的指令使用同样的寄存器,前一条指令的计算就会没有效果,计算结果就出错了。
在这种设计下,我们需要在一个时钟周期里,确保执行完一条最复杂的CPU指令,也就是耗时最长的一条CPU指令。这样的CPU设计,我们称之为单指令周期处理器(Single Cycle Processor)。
很显然,这样的设计有点浪费。因为即便只调用一条非常简单的指令,我们也需要等待整个时钟周期的时间走完,才能执行下一条指令。在后面章节里我们会讲到,通过流水线技术进行性能优化,可以减少需要等待的时间,这里我们暂且说到这里。
读写数据所需要的译码器
腺癌,我们的数据能够存储在D型触发器里了。如果我们把很多个D型触发器放在一起,就可以形成一块很大的存储空间,甚至可以当成一块内存来用。那我们怎么才能知道,写入和读取的数据,是在这么大的内存的哪几个比特呢?
于是,我们就需要有一个电路,来完成“寻址”的功能。这个“寻址”电路,就是我们接下来要讲的译码器。
在现在实际使用的计算机里面,内存所使用的DRAM,并不是通过上面的D型触发器来实现的,而是使用了一种CMOS芯片来实现的。不过这并不影响我们从基础原理方面来理解译码器。在这里,我们还是可以把内存芯片,当成是很多个连接在一起的D型触发器来实现的。
如果把“寻址”这件事情退化到最简单的情况,就是在两个地址中,去选择一个地址。这样的电路,我们叫做2-1选择器。我把它的电路实现画在了这里。
我们通过一个反相器、两个与门和一个或门,就可以实现一个2-1选择器。通过控制反相器的输入是0还是1,能够决定对应的输出信号,是和地址A,还是地址B的输入信号一致。
一个反相器只能有0和1这样两个状态,所以我们只能从两个地址中选择一个。如果输入的信号有三个不同的开关,我们就能从2的三次方,也就是8个地址中选择一个了。这样的电路,我就叫3-8译码器。现代的计算机,如果CPU是64位,就意味着我们的殉职空间也是2的64次方,那么我们就需要一个有64个开关的译码器。
所以说,其实译码器的本质,就是从输入的多个位的信号中,根据一定的开关和电路组合,选择出自己想要的信号。除了能够进行“寻址”之外,我们还可以把对应的需要运行的指令码,同样通过译码器,找出我们期望执行的指令,也就是在之前我们讲到过的opcode,以及后面对应的操作数或者寄存器地址。只是,这样的“译码器”,比起2-1选择器和3-8译码器,要复杂的多。
建立数据通路,构造一个最简单的CPU
D触发器、自动技术以及译码器,再加上一个我们之前说过的ALU,我们就凑齐了一个拼装一个CPU必须要的零件了。下面,我们就来看一看,怎么把这些零件组合起来,才能实现指令执行和算术逻辑计算的CPU。
1.首先,我们有一个自动计数器。这个自动计数器会随着时钟主频不断地自增,来作为我们的PC寄存器。
2.在这个自动计数器的后面,我们连上一个译码器。译码器还要同时连着我们通过大量的D触发器组成的内存。
3.自动计数器会随着时钟主频不断自增,从译码器当中,找到对应的计数器所表示的内存地址,然后读取出里面的CPU指令。
4.读取出来的CPU指令会通过我们的CPU时钟的控制,写入到一个由D触发器组成的寄存器,也就是指令寄存器当中。
5.在指令寄存器后面,我们可以再跟一个译码器。这个译码器不再是用来寻址了,而是把我们拿到的指令,解析成opcode和对应的操作数。
6.当我们拿到对应的opcode和操作数,对应的输出线路就要连接ALU,开始进行各种算术和逻辑运算。对应的计算结果,则会再写入到D触发器组成的寄存器或者内存当中。
这样的一个完整的通路,也就完成了我们的CPU的一条指令的执行过程,在这个过程中,你会发现这样几个有意思的问题。
第一个,是我们之前在第六讲讲过的程序跳转所使用的条件码寄存器。那时,讲计算机的指令执行的时候,我们说高级语言中的if…else,其实是编程了一条cmp指令和一条jmp指令。cmp指令是在进行对应的比较,比较的结果会更新到条件码寄存器当中。jmp指令则是根据条件码寄存器当中的标志位,来决定是否进行跳转以及跳转到什么地址。
不知道你当时看到这个知识点的时候,有没有一些疑惑,为什么我们的if…else会变成这样两条指令,而不是设计成一个复杂的电路,变成一条指令?到这里,我们就可以解释了。这样分成两个指令实现,完全匹配好了我们在电路层面,“译码-执行-更新寄存器”这样的步骤。
cmp指令的执行结果放到了条件码寄存器里面,我们的条件跳转指令也是在ALU层面执行的,而不是在控制器里面执行的。这样的实现方式在电路层面非常直观,我们不需要一个非常复杂的电路,就能实现if…else的功能。
第二个,是关于我们在第十七讲里面说到的指令周期、CPU周期和时钟周期的差异。在上面的抽象的逻辑模型中,你很容易发现,我们执行一条指令,其实可以不放在一个时钟周期里面,可以直接拆分到多个时钟周期。
我们可以在一个时钟周期里面,去自增PC寄存器的值,也就是指令对应的内存地址。然后我我们要根据这个地址从D触发器里面读取指令,这个还是可以在刚才那个时钟周期内。但是对应的指令写入到指令寄存器,我们可以放在一个新的时钟周期里面。指令译码给到ALU之后的计算结果,要写回到寄存器,又可以放到另一个新的时钟周期。所以,执行一条计算机指令,其实可以拆分到很多个时钟周期,而不是必须使用单指令周期处理器的设计。
因为从内存里面读取指令时间很长,所以如果使用单指令周期处理器,就意味着我们的指令要去等待一些慢速的动作。这些不同指令执行速度的差异,也正是计算机指令有指令周期、CPU周期和时钟周期之分的原因,因此,现代我们优化CPU的性能时,用的CPU不都是单指令周期处理器,而是通过流水线、分支预测等技术,来实现在一个周期里同时执行多个指令。
总结延伸
这一讲,我们讲了怎么通过连接不同功能的电路,实现出一个完整的CPU。
我们可以通过自动计数器的电路,来实现一个PC寄存器,不断生成下一条要执行的计算机指令的内存地址。然后通过译码器,从内存里面读出对应的指令,写入到D触发器实现的指令寄存器中。再通过另外一个译码器,把它解析成我们需要执行的指令和操作数的地址。这些电路,组成了我们计算机五大组成部分里面的控制器。
我们把opcode和对应的操作数,发送给ALU进行计算,得到计算结果,再写回到寄存器以及内存里面来,这个就是我们计算机五大组成部分中的运算器。
我们的时钟信号,则提供了协调这样一条条指令的执行时间和先后顺序的机制。同样的,这也带来了一个挑战,那就是单指令周期处理器去执行一条指令的时间太长了。而这个挑战,也就是我们接下来的几讲里要解答的问题。
思考
CPU在执行无条件跳转的时候,不需要通过运算器以及ALU,可以直接在控制器里面完成,这是为什么?