![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
笔记
ZBL_xjtu
硕士研究生,主修数字集成电路设计
展开
-
笔记本
项目场景:PYNQ架构下,xilinx Block Memory Generator IP的使用问题描述:Mode:BRAM controller,该模式下无法配置BRAM的位宽和深度。使用MMIO接口给BRAM传递数据,虽然numpy支持int64,但是一个节拍MMIO只能传递一个int32 的数据。 原因分析:调用xilinx的Block memory generator IP,当这个IP的mode为BRAM controller模式时,该BRAM的位宽是由前面的BRAM con原创 2021-03-20 17:55:28 · 178 阅读 · 0 评论 -
FPGA学习:快速编写约束文件
如何快速编写约束文件对于FPGA的初学者,在编写约束文件的管脚约束时,编写习惯为对照原理图来寻找引脚编号,然后一一编写入.xdc文件(Vivado约束文件格式)中,或者在GUI(图形化操作界面)中使用edit timing constraints,这两种做法都费时费力。如何快速编写管脚约束呢?其实我们可以直接在官网上找到对应的开发板,在其资料库中下载XDC FILE,在里面找到自己需要的部分,改动后复制到自己的.xdc文件中即可。例如PYNQ-Z1的约束文件下载地址:http://www.digilen原创 2020-06-22 21:59:11 · 2655 阅读 · 0 评论