FPGA学习：调用BMG

Xilinx：vivado调用BMG(Block Memory Generator)所遇问题

1. 信号定义
   wea
   Port A Write Enable: Enables Write operations through port A. Available in all RAM configurations.
   即写使能信号。
   若使用Byte-Write模式，wea的位宽与数据位宽有关，详见PG058。
   ena
   Port A Clock Enable: Enables Read, Write, and reset operations through port A. Optional in all configurations.
   即时钟使能信号，可在下面选项中禁用。
   
2. 输出端口时序
   注意输出端口是否使用寄存器？使用会使输出延迟一个时钟周期，但可以达到更高的频率。若不想使用，可在下面选项禁用。
   
   查看summary，A端口为不使用寄存器的情况，B端口为使用的情况。
   
3. Byte Write enable
   
   当使用这种模式时，每个addr对应的memory只存储一个字节，所以存储下一个数据时，addr+4。