74160功能实验.ms7
掌握同步十进制加法计数器74160的使用方法十分重要, 本文件对74160的四种功能进行了实验. 读者应仔细研究74160芯片的使用方法, 以为设计更复杂的计数电路做铺垫.
异步一百进制加法计数器(两片74160构成).zip
两片74160加上进位输出电路, 构成异步一百进制加法计数器. 读者应先掌握单片74160的使用方法, 再进行该电路的学习.
异步时序逻辑电路.zip
该压缩文件中包含11个异步时序逻辑电路, 均为本人设计. 读者可通过电路源文件与本人博客中的解析, 完整地学习这部分的设计.
同步时序逻辑电路.zip
该压缩文件中包含28个同步时序逻辑电路, 均为本人设计. 读者可通过电路源文件与本人博客中的解析, 完整地学习这部分的设计.
异步六进制加法计数器(上升沿触发).ms7
本电路实现了异步六进制加法计数器的功能. 该设计思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器).
异步十四进制加法计数器(上升沿触发)(D).zip
本电路实现了异步十四进制加法计数器的功能. 该设计思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器).
异步十六进制加法计数器(上升沿触发)(D)(设计方案1、2).zip
用两种思路实现了异步十六进制加法计数器的功能. 两种思路都采用看时序图法完成了电路的设计, 不同之处在于对于时钟方程的选择不同. 建议读者以对比的眼光分析这里的两种设计思路.
异步十进制加法计数器(上升沿触发)(D)(设计方案2).zip
本电路对于时钟方程的选择与之前不同, 但最终都实现了十进制加法计数的功能. 建议读者对比这两种设计思路进行分析, 以掌握更灵活的设计方法.
异步十进制加法计数器(上升沿触发)(D)(设计方案1).zip
本电路实现了异步十进制加法计数器的功能. 该设计思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器).
异步十二进制加法计数器(上升沿触发)(D).zip
本电路实现了异步十二进制加法计数器的功能. 该设计思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器).
异步八进制加法计数器(上升沿触发)(D).zip
用两种思路实现了异步八进制加法计数器的功能. 第一种思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器). 第二种思路师从课本, 虽然最终能实现功能, 但求解的时钟方程显然没有很强的说服力. 建议读者采用第一种方式进行分析与设计.
同步六进制加法计数电路(D).zip
本电路实现了同步六进制加法计数器的功能. 本电路的设计是为了给电子时钟模型的设计提供计数支持. 读者应仔细体会设计过程, 以进一步掌握同步时序逻辑电路的设计方法.
电子表(时 分 秒)模型.zip
该电路以同步十进制加法计数电路、同步六进制加法计数器电路和同步十二进制加法计数电路为基础, 辅以十二进制转小时显示的译码电路, 最终构成了基本的电子表. 但用multisim7仿真运行时, 发现在数码管数字跳变的时刻显示不稳, 这可能与"竞争与冒险"现象有关. 日后我会继续研究这一部分的内容, 并继续修改这一模型.
同步十二进制加法计数器.zip
本电路实现了同步十二进制加法计数器的功能. 该电路的设计是为了给电子钟模型电路提供技术支持, 初学同步时序逻辑电路的朋友应仔细推敲该例的设计, 以更快地掌握同步时序逻辑电路地设计方法.
同步六进制加减法可逆计数器(D).ms7
本电路实现了同步六进制加减法可逆计数器的功能: 电路能准确地按照六进制加法或减法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
同步八进制加法计数器.ms7
本电路实现了同步八进制加法计数器的功能: 电路能准确地按照八进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
同步1110序列检测电路.ms7
本电路为1110序列检测电路: 电路能精准地辨别出数据序列中的1110序列. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的数据序列检测电路打下基础.
同步1011序列检测电路.ms7
本电路为1011序列检测电路: 电路能精准地辨别出数据序列中的1011序列. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的数据序列检测电路打下基础.
同步110序列检测电路.ms7
本电路为110序列检测电路: 电路能精准地辨别出数据序列中的110序列. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的数据序列检测电路打下基础.
同步101序列检测电路.ms7
本电路为101序列检测电路: 电路能精准地辨别出数据序列中的101序列. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的数据序列检测电路打下基础.
基础电路分析全集(以北京交通大学课程资源为主, 大量细致推导, 约2万字).docx
这是集北京交通大学、西安交通大学、西安电子科技大学等名校电路原理课程笔记于一体的文档, 其中内容均为本人整理, 耗时半年有余. 文档中不仅含有电路原理的知识, 还有相关数学知识的推导, 这为电路原理课程的学习提供了数学上的帮助. 文档中的内容主要为名校课程知识+大量公式推导运用+课后习题详解(每一道题均为本人详细解答), 内容对初学者来说极为友好. 本文档中的内容覆盖基础电路分析的全部内容与一部分电子类专业要求的内容, 若能学完则可具备进一步学习模拟电子技术、数字电子技术、信号与系统等专业核心课程的能力. 另外, 此文档也适合处于考研专业课复习起步阶段的朋友, 此文档将帮助你打下坚实的基础, 为取得专业课高分保驾护航.
12.2 两个重要级数.docx
P级数和几何级数的证明与结论.
traffic_LED(Version2.0).zip
文件中包含①电路原理图 ②80C51完整控制程序 ③80C51所需.hex文件 ④信号控制逻辑示意图 ⑤两种信号时间分配方案 ⑥其它所需项目文件. 本例为带左转信号的路口信号灯, 在逻辑上有较高的研究价值. 电路原理图使用proteus7.7绘制, 80C51控制程序使用Keil2编译而成.
同步置数法接成的五进制计数器.ms7
用74160以同步置数法实现了同步五进制计数器的功能. 掌握74160的应用方法对于提升电路设计效率有着十分重要的作用.
同步置数法接成的四进制计数器.ms7
用74160以同步置数法实现了同步四进制计数器的功能. 掌握74160的应用方法对于提升电路设计效率有着十分重要的作用.
同步置数法接成的七进制计数器.ms7
用74160以同步置数法实现了同步七进制计数器的功能. 掌握74160的应用方法对于提升电路设计效率有着十分重要的作用.
同步置数法接成的六进制加法计数器.ms7
用74160以同步置数法实现了同步六进制加法计数器的功能. 掌握74160的应用方法对于提升电路设计效率有着十分重要的作用.
同步置数法接成的六进制计数器.ms7
用74160以同步置数法实现了同步六进制计数器的功能. 掌握74160的应用方法对于提升电路设计效率有着十分重要的作用.
同步置数法接成的九进制计数器.ms7
用74160以同步置数法实现了同步九进制计数器的功能. 掌握74160的应用方法对于提升电路设计效率有着十分重要的作用.
同步置数法接成的八进制计数器.ms7
用74160以同步置数法实现了同步八进制计数器的功能. 掌握74160的应用方法对于提升电路设计效率有着十分重要的作用.
同步六十进制加法计数器.zip
本电路用同步十进制加法计数电路和同步六进制加法计数器电路的有机组合, 实现了六十进制加法计数器的功能. 通过该例子的设计, 可对同步N进制加法计数器输出Y的设定有进一步的认识.
同步五进制减法计数器.ms7
本电路实现了同步五进制减法计数器的功能: 电路能准确地按照五进制减法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
同步四进制加法计数器(JK).ms7
本电路实现了同步四进制加法计数器的功能: 电路能准确地按照四进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
同步十六进制加法计数器.ms7
本电路实现了同步十六进制加法计数器的功能: 电路能准确地按照十六进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
同步十进制加法计数器(JK).ms7
本电路实现了同步十进制加法计数器的功能: 电路能准确地按照十进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
同步十进制加法计数器(D).ms7
本电路实现了同步十进制加法计数器的功能: 电路能准确地按照十进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
同步三十二进制加法计数器.ms7
本电路实现了同步三十二进制加法计数器的功能: 电路能准确地按照三十二进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
同步七进制加法计数器.ms7
本电路实现了同步七进制加法计数器的功能: 电路能准确地按照七进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
同步六进制加减法可逆计数器(JK).ms7
本电路实现了同步六进制加减法可逆计数器的功能: 电路能准确地按照六进制加法或减法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.