数字电路
好梦成真Kevin
Never ever give up.
展开
-
试用JK触发器和必要的门电路设计一同步时序逻辑电路, 当X=1时电路实现5进制计数器功能, 初态为000; 当X=0时, 电路实现6进制计数器功能, 初态为000.
根据题目的要求, 得到状态表.状态表 X Q2 Q1 Q0 Q2* Q1* Q0* Z 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 1 1 0 0 ...原创 2020-01-06 18:30:01 · 8660 阅读 · 1 评论 -
试用D触发器和74151设计一同步时序逻辑电路, 当X=1时电路实现5进制计数器功能, 初态为000; 当X=0时, 电路实现6进制计数器功能, 初态为000.
根据题目的描述, 得到状态表.状态表 X Q2 Q1 Q0 Q2* Q1* Q0* Z 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 1 1 0 0 ...原创 2020-01-06 15:43:56 · 4172 阅读 · 0 评论 -
试用D触发器和必要的门电路(或最小数量的中规模集成电路芯片)设计两位串行输入、并行输出双向移位寄存器. 寄存器有X、K两个输入端, K控制移位方向, X输入数据(题目全文见本博文示)
题: 试用D触发器和必要的门电路(或最小数量的中规模集成电路芯片)设计两位串行输入、并行输出双向移位寄存器. 寄存器有X、K两个输入端, K控制移位方向, X输入数据. K=0时, 寄存器数据从高位移向低位, X往寄存器高位送数据; K=1时, 寄存器数据从低位移向高位, X往寄存器低位送数据.解析: 根据题目的描述, 得到对应的状态表.状态表 K X ...原创 2020-01-06 11:40:24 · 1759 阅读 · 0 评论 -
设计一可控同步四进制可逆计数器, 其由输入X1,X2控制, 用D触发器和74153及必要的门电路实现
本题与设计"设计一可控同步四进制可逆计数器, 其由输入X1,X2控制, 用D触发器和74151及必要的门电路实现"的设计思路大致相同, 只是在实现D1、D2和Z的逻辑表达式时有些许不同. 读者应着重研究用74153实现16选1数据选择器的方法.附芯片级联扩展真值表:74153级联扩展真值表 X2 X1 G01' G02' G11' G1...原创 2020-01-05 16:31:32 · 3558 阅读 · 0 评论 -
设计一可控同步四进制可逆计数器, 其由输入X1,X2控制, 用D触发器和74153及必要的芯片实现
本题与设计"设计一可控同步四进制可逆计数器, 其由输入X1,X2控制, 用D触发器和74151及必要的门电路实现"的设计思路大致相同, 只是在实现D1、D2和Z的逻辑表达式时有些许不同. 读者应着重研究用74153实现16选1数据选择器的方法. 下面的实现方法是扩展方式的一种, 还有另一种扩展方式, 在日后的设计中我会和大家分享....原创 2020-01-01 10:28:32 · 2796 阅读 · 0 评论 -
设计一可控同步四进制可逆计数器, 其由输入X1, X2控制, 用D触发器和74151及必要的门电路实现
功能表 X1 X2 功能 0 0 保持 0 1 减计数 1 0 加计数 1 1 不允许出现 根据功能表, 有状态表.状态表 X2 X1 Q1 Q0 Q1* Q0* Z 功能 0 0 0 0 0 0 0 保...原创 2019-12-31 18:56:15 · 2964 阅读 · 0 评论 -
※以同步左移移位寄存器为基础, 设计001010序列信号发生器(对比以同步右移移位寄存器为基础, 设计001010序列信号发生器)
在上一篇博文中, 我们了解到该如何使用同步右移移位寄存器设计001010序列信号发生器——这是本例设计的基础. 使用同步右移移位寄存器作为设计核心部件, 得到的序列信号从Q3端获取. 下面我们看一下使用同步右移移位寄存器作为核心部件展开设计的状态顺序表.状态顺序表(右移) CLK顺序 Q3 Q2 Q1 Q0 0 0 ...原创 2019-12-31 11:26:18 · 1640 阅读 · 0 评论 -
以同步右移移位寄存器为基础, 设计001010序列信号发生器
对于序列信号001010, 选择四位: 0010->0101->1010->0100->1000->0001->0010->...... 无重复状态, 则选择该种设计方案(若选择三位会产生重复状态). 由此, 得到状态顺序表.状态顺序表 CLK顺序 Q3 Q2 Q1 Q0 0 0...原创 2019-12-30 17:33:17 · 5078 阅读 · 1 评论 -
设计一个同步时序电路, 使得每输入4个周期的CLK脉冲, 便输出一个正脉冲, 其宽度等于CLK脉冲的宽度. 要求用下降沿触发的JK触发器和尽可能少的门电路构成.
注意"脉冲宽度等于CLK脉冲的周期"和"脉冲宽度等于CLK脉冲的宽度"这两种表达的区别. 若想使脉冲宽度等于CLK脉冲的宽度, 只需将原本的输出Z再与CLK信号相与即可. (右下角输出为本题的输出(X2), 左上角输出为上一篇博文题目的输出(X1)) ...原创 2019-12-29 20:10:39 · 1625 阅读 · 0 评论 -
设计一个同步时序电路, 使得每输入4个周期的CLK脉冲, 便输出一个正脉冲, 其宽度等于CLK脉冲的周期. 要求用下降沿触发的JK触发器和尽可能少的门电路构成.
根据题目的描述, 须先设计一个同步四进制(加法)计数器. 根据四进制加法计数器的状态变化特性, 绘制状态表.状态表 Q1 Q0 Q1* Q0* Z 0 0 0 1 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 ...原创 2019-12-29 20:03:57 · 1377 阅读 · 0 评论 -
设计一个二位同步时序移位寄存器, 它有一个数据输入端X和两个控制端C1和C2. 控制功能如下表, 用D触发器和74151实现
功能表 C1 C2 功能 0 0 保持 0 1 左移 1 0 取反 1 1 置为11 根据题目给出的功能表, 得到下述状态表.状态表 C1 C2 X Q0* Q1* 功能 0 0 0 Q0 Q1 保持 0 0 ...原创 2019-12-29 18:31:06 · 1220 阅读 · 0 评论 -
试用74LS194加74151设计一个从Q0端输出100111序列信号的序列信号发生器. 要求电路能自启动, 且越简单越好
本例的设计可以参考"试用74LS194加74151设计一个从Q3端输出100111序列信号的序列信号发生器"的设计过程. 在博文《试用74LS194加74151设计一个从Q0端输出100111序列信号的序列信号发生器》中, 我们第一步确定了1001->0011->0111->1111->1110->1100->1001->...原创 2019-12-28 17:08:28 · 7878 阅读 · 1 评论 -
试用74LS194加74151设计一个从Q3端输出100111序列信号的序列信号发生器, 要求能够自启动, 电路越简单越好
对于序列信号100111, 选择三位: 100->001->011->111->111->110->100->...... 有重复状态出现, 不能作为设计方案. 对于序列信号100111, 选择四位: 1001->0011->0111->1111->1110->1100->1001-&g...原创 2019-12-28 15:59:38 · 7883 阅读 · 2 评论 -
以同步右移移位寄存器为基础, 设计0010111序列信号发生器
对于序列信号0010111, 选择三位: 001->010->101->011->111->110->100->001->...... 无重复状态, 则选择该设计方案进行设计. 根据上面状态的序列, 绘制状态顺序表(并根据Q0的变化加入D0列).状态顺序表 CLK顺序 Q2 Q1 Q0 ...原创 2019-12-27 18:18:47 · 6525 阅读 · 0 评论 -
以同步右移移位寄存器为基础, 设计001011序列信号发生器
对于001011序列信号, 选择三位: 001->010->101->011->110->100->001->...... 无重复状态, 则选择该方案进行设计.(最小代价设计) 由上面选择的方案, 得到状态顺序表.状态顺序表 CLK顺序 Q2 Q1 Q0 0 0 0 1 ...原创 2019-12-27 10:41:53 · 4111 阅读 · 0 评论 -
以同步右移寄存器为基础, 设计001101序列信号发生器
对于001101序列信号, 选择三位: 001->011->110->101->010->100->001->...... 无重复状态, 则选择该方案进行设计. 由上面的选择, 得到下述状态序列表.状态顺序表 CLK顺序 Q2 Q1 Q0 0 0 0 1 1 0 ...原创 2019-12-27 09:44:42 · 2851 阅读 · 0 评论 -
在以同步右移移位寄存器为基础设计序列信号发生器时, 快速而准确地确定电路状态序列的方法
在上一篇博文中, 我采用穷举法来寻找合适的状态序列——这是低效的, 且很容易出错. 这里介绍一种科学的方法, 可以帮助我们快速确定合适的状态序列. 在本题中, 要求实现序列信号00010111, 那么我们先选择两位: 00->00->01->10->01->11->11->10->00->.....原创 2019-12-26 20:37:45 · 995 阅读 · 0 评论 -
※用D触发器和必要的门电路设计一个同步3位右移移位寄存器. 在此基础上再加必要的门电路构成序列信号发生器, 产生序列信号00010111
之前我们已经学习过该如何使用74160/74163实现序列信号发生器的方法, 下面我们再学习另一种实现序列信号发生器的设计方法——这种方法比用74160/74163加门电路/74151/74153的设计方法难度要大, 须大家仔细推敲. 要设计一个同步3位右移移位寄存器, 应像下面这样绘制状态表.状态表 Q0* Q1* Q2* R ...原创 2019-12-26 08:01:18 · 4429 阅读 · 1 评论 -
试用D触发器和必要的门电路设计一个串行数据检测电路. 当输入端X连续输入4个1时检测输出信号Y=1, 其余情况下的输出信号Y=0.
根据题目的描述, 可以将问题转换为"用D触发器和必要的门电路设计一个1111序列检测电路". 根据1111序列检测电路的特征(1111序列检测电路至少需要5个状态), 绘制原始状态表.原始状态表 S S*/Y X=0 X=1 S0 S0/0 S1/0 S1 S0/0 S2/0 S2 S...原创 2019-12-25 21:45:12 · 8136 阅读 · 2 评论 -
某校学生参加三门课程A、B、C的考试, 根据课程学时不同, 三门课程考试及格分别可得2、4、5分, 不及格均得0分. 若总分大于等于7分, 便可结业. 试用3-8译码器74LS138和必要的门电路实现
设变量A、B、C分别代表课程A、B、C的通过情况, 且取1时代表该课程通过, 取0时代表该课程未通过. 设结果变量F, 取0时代表不可结业, 取1时代表可以结业. 根据题目的描述, 得到下述真值表.真值表 A B C F 总分 0 0 0 0 0 0 0 1 0 5 0 ...原创 2019-12-25 12:47:49 · 4491 阅读 · 0 评论 -
试用D触发器和必要的门电路设计一同步时序电路, A=1时实现5进制计数, A=0时实现4进制计数, 要求只有一个进位输出端.
根据题目的描述, 绘制状态表.状态表 A Q2 Q1 Q0 Q2* Q1* Q0* Z 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 1 1 0 0 ...原创 2019-12-24 20:06:15 · 6050 阅读 · 0 评论 -
用D触发器和必要的门电路设计能实现下面时序图波形的时序逻辑电路(山东大学二〇二〇年数字电路906综合题第7题)(全网第一手资料)
(15分)7.用D触发器和必要的门电路设计能实现下面时序图波形的时序逻辑电路. 具体的时序图我已有些忘记, 但该题的解答思路值得大家研究. 在观察好时序图后, 将时序图中的内容转换为状态表, 之后根据状态表绘制状态激励表, 并根据状态激励表求出驱动方程. 值得注意的是, 在根据求出的驱动方程求出状态方程后, 电路有一个状态游离于有效循环之外——这就是本题失分的一...原创 2019-12-24 15:01:20 · 1576 阅读 · 1 评论 -
试用与非门和异或门设计一个组合逻辑电路来判断输入的四位二进制数能否被5整除(0可被5整除), 若可被整除则输出F=1, 否则F=0(山东大学二〇二〇年数字电路906综合题第4题)(全网第一手资料)
(15分)4.试用与非门和异或门设计一个组合逻辑电路来判断输入的四位二进制数能否被5整除(0可被5整除), 若可被整除则输出F=1, 否则F=0. 根据题目的描述, 可以得到本题的真值表.第4题真值表 A B C D F 0 0 0 0 1 0 0 0 1 0 0 0 1 ...原创 2019-12-24 14:45:54 · 4980 阅读 · 0 评论 -
试用多片2K×8的RAM扩展为4K×16的RAM(下面用"多片1K×4的RAM扩展为2K×8的RAM"代替之, 二者原理相同)(二〇二〇年山东大学数字电路906综合题第1题)(全网第一手资料)
(10分)1. 试用多片2K×8的RAM扩展为4K×16的RAM(下面用"多片1K×4的RAM扩展为2K×8的RAM"代替之, 二者原理相同). 可采用"先位扩展再字扩展"的设计思路, 即将1K×4的RAM扩展为1K×8的RAM, 再将1K×8的RAM扩展为2K×8的RAM....原创 2019-12-24 14:29:04 · 6654 阅读 · 0 评论 -
试求下图示电路的驱动方程、状态方程, 并画出状态表. 再在本电路的基础上, 修改反馈逻辑, 将电路改造成同步八进制计数器(二〇二〇年山东大学数字电路906综合题第6题)(全网第一手资料)
(10分)6. 试求下图示电路的驱动方程、状态方程, 并画出状态表. 再在本电路的基础上, 修改反馈逻辑, 将电路改造成同步八进制计数器. 根据上述电路图, 可求得 D0=Q2Q1+Q1Q0'+Q2Q0', D1=Q1异或Q0, D2=Q2Q1'+Q2Q0'+Q2'Q1Q0. 根据求得的驱动方程, 得到状态方程 Q0*=D0=Q2Q1+Q1Q0'+Q2Q0'...原创 2019-12-24 10:39:17 · 3154 阅读 · 0 评论 -
试分析下面的电路是几进制的计数器, 再分析电路是否可靠: 若不可靠, 请作出适当修改, 将电路修改正确(二〇二〇山东大学数字电路906综合题第5题)(全网第一手资料)
(10分)5. 试分析下面的电路是几进制的计数器, 再分析电路是否可靠: 若不可靠, 请作出适当修改, 将电路修改正确. 从与非门(由于multisim7中的与非门的功能存在bug, 故这里采用与门+非门的结构来代替与非门)的接法来看, 当计数器状态来到0110时, 计数器状态立即清零, 所以0110是一个过渡状态, 不算在有效状态之内. 电路的有效状态为0000、0001、...原创 2019-12-24 09:47:29 · 1919 阅读 · 0 评论 -
试用74LS138实现满足下面描述的逻辑函数:当A、B、C都为0时输出Z1=Z2=Z3=0;当A、B、C中只有一个为1时Z1=1.....(二〇二〇年山东大学数字电路906综合题第3题)(第一手资料)
(10分)3. 试用74LS138实现满足下面描述的逻辑函数: 有三个输入变量A、B、C和三个输出变量Z3、Z2、Z1, 当A、B、C都为0时输出Z1=Z2=Z3=0;当A、B、C中只有一个为1时只有Z1=1; 当A、B、C中有两个为1时只有Z2=1; 当A、B、C都为1时只有Z3=1. 根据题目的描述, 得到真值表.第3题真值表 A B C Z3 ...原创 2019-12-23 20:39:09 · 3206 阅读 · 0 评论 -
试用2片74151和必要的门电路实现4变量逻辑函数F(A,B,C,D)=∑m(2,3,4,5,6,9,10,12)(二〇二〇年山东大学数字电路906综合题第2题)(全网第一手资料)
(10分)2. 试用2片74151和必要的门电路实现4变量逻辑函数F(A,B,C,D)=∑m(2,3,4,5,6,9,10,12).注: 本题的关键在于如何将2片74151构造为16选1数据选择器.原创 2019-12-23 20:02:52 · 6056 阅读 · 0 评论 -
试用D触发器和必要的门电路设计能产生如下时序图波形的时序逻辑电路(二〇二〇年山东大学数字电路906综合题第8题)(全网第一手资料)
(15分)8. 请用D触发器和必要的门电路, 设计能产生上图示时序图波形的电路.注: 上图中自上而下为P4、P3、P2、P1、Q1、Q0. 在真题中, 只给出了CLK、P4、P3、P2、P1的波形图, 这无疑增加了设计难度. 拿到时序图, 先自左到右观察各输出变量的取值情况, 发现在一次变化周期中, 只有一个输出变量为高电平, 其余都为低电平. 再仔细观...原创 2019-12-23 19:47:14 · 2057 阅读 · 2 评论 -
试用D触发器和4选1数据选择器74153设计一个双向3位移位寄存器, 具体要求见下表(A、B为控制端), 左移串行输入信号为L, 右移串行输入信号为R
A B 输出 0 0 保持原状态 0 1 右移 1 0 左移 1 1 清零 根据题目的要求, 绘制状态表.三位双向移位寄存器状态表 A B Q0* Q1* Q2* 输出 0 0 Q0 Q1 Q2 保持 0 1 R ...原创 2019-12-20 18:08:23 · 2533 阅读 · 0 评论 -
D触发器转换为JK触发器
比较D触发器状态特性方程 Q*=D与JK触发器状态特性方程 Q*=JQ'+K'Q, 要想使D触发器实现JK触发器的功能, 则须使D=JQ'+K'Q.原创 2019-12-20 10:23:05 · 16612 阅读 · 0 评论 -
试用D触发器和4选1数据选择器74153设计一个双向4位移位寄存器, 具体要求见下表(A、B为控制端), 左移串行输入信号为L, 右移串行输入信号为R
A B 输出 0 0 保持原状态 0 1 右移 1 0 左移 1 1 清零 由题目要求, 绘制状态表.四位双向移位寄存器状态表 A B Q0* Q1* Q2* Q3* 输出 0 0 Q0 Q1 Q2 Q3 保持 0...原创 2019-12-20 09:23:43 · 4458 阅读 · 0 评论 -
试用74LS161加必要的门电路实现14进制计数器(要求用同步置数法实现)
原创 2019-12-19 19:35:40 · 10831 阅读 · 0 评论 -
设计一个组合逻辑电路, 其输入是3位二进制数B=B2B1B0, 输出为Y=2B.
3位二进制数B2B1B0的范围为000B~111B, 即为0D~7D, 则Y=2B的范围为0D~14D, 即为0000B~1110B, 所以需要4位二进制数来表示输出. 设四位输出Y=Y3Y2Y1Y0. 根据Y=2B的关系绘制真值表.B2 B1 B0 Y3 Y2 Y1 Y0 0 0 0 0 0 ...原创 2019-12-19 19:26:29 · 9345 阅读 · 3 评论 -
试用一片3-8译码器74LS138和其它必要的门电路设计一个一位全加器, 被加数为Ai, 加数为Bi, 低位来的进位为Ci-1, 本位和为Si, 本位对高位的进位为Ci
(1)根据题目的描述, 列出真值表.一位全加器真值表 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 ...原创 2019-12-19 09:30:11 · 23051 阅读 · 0 评论 -
设计一个同步时序逻辑电路, 使得每输入4个周期的CLK脉冲, 便输出一个正脉冲, 其宽度为CLK脉冲的周期. 要求用与非门及下降沿触发的JK触发器实现. 如果要求输出脉宽为CLK脉宽, 该如何修改?
从题目要求中, 可以提取出以下关键信息: ①要求使用下降沿触发的JK触发器设计电路, ②如果需要使用逻辑门, 只能使用与非门. ③每输入4个周期的CLK脉冲, 便输出一个正脉冲——换种说法说就是要求设计一个同步4进制加法计数器, 并设计进位输出. ④要求输出脉冲宽度为CLK脉冲宽度, 则当进位输出和CLK信号都为高电平时, 输出才为1; 其它情况输出...原创 2019-12-18 21:27:39 · 3622 阅读 · 0 评论 -
74LS194功能解析(以低位->高位方向为基准, 读者理解应以此为准)
原创 2019-12-18 17:58:58 · 5500 阅读 · 0 评论 -
试用74LS194加必要的门电路实现4位环形计数器(要求能自启动, 电路越简单越好). 要求它的有效循环状态Q0Q1Q2Q3为 1000->0100->0010->0001->1000
要实现右移的功能, 就要将74LS194的右移串行输入SR连接到QD(四位输出的最高位). 由于题目要求电路能够自启动, 这里我规定12个无效状态的次态均为1000(Q0Q1Q2Q3). 当状态为1000、0100、0010、0001时, 对应芯片功能为"右移"; 当状态为其它12个无效状态时, 对应芯片功能为"根据DCBA引脚置数". 由此处的分析, 绘制出下...原创 2019-12-18 17:45:24 · 23827 阅读 · 1 评论 -
用D型触发器和必要的门电路设计可控同步计数器. X=1时, 计数器输出Q3Q2Q1状态转换为000->011->110->000; X=0时, 状态转换为000->010->100->110->000
根据题目的描述, 我们可以得到状态表:状态表 X Q3 Q2 Q1 Q3* Q2* Q1* 0 0 0 0 0 1 0 0 0 0 1 × × × 0 0 1 0 1 0 0 0 0 1 1 ...原创 2019-12-18 09:58:08 · 3243 阅读 · 0 评论 -
试用74LS161加必要的门电路实现9进制计数器(同步置数法/异步清零法分别实现)
同步置数法: 异步清零法(由于multisim7中的74163的清零方式和74LS161不同, 故用74160代替74163):原创 2019-12-17 19:23:56 · 34439 阅读 · 5 评论