李亮辉++李青平
摘 要:基于使用需求,介绍了一款频率合成的设计,阐述了频率合成器的设计过程和部分需要考虑的问题,同时,提供了一种频率合成的实现方案。该方案不仅形式简单,易于实现,而且可以在几十兆赫至15 GHz之间的任意频段内工作,具有广泛的应用性。
关键词:HMC830;锁相环PLL;低杂散;低相位噪声
中图分类号:TN74 文献标识码:A DOI:10.15913/j.cnki.kjycx.2016.14.067
某项目的频率合成器要求所产生的频率范围为6 000~9 200 MHz,频率步进为10 MHz的信号。本设计充分利用锁相环技术和DDS技术的特点,有效地解决了系统对频率合成器的相位噪声、杂散、频率步进提出的要求。它具有广阔的应用前景。
1 方案选择
技术指标要求:输出频率范围为6 000~9 200 MHz,频率最小步进为10 MHz,输出相位噪声小于等于-98 dBc/Hz(@±10 kHz),小于等于-98 dBc/Hz(@±100 kHz),输出杂散抑制65 dBc,输出8路,功率小于15 W。
目前,频率合成主要有3种方法,即直接模拟合成、锁相环合成法和直接数字合成法。表1为常规锁相芯片的对比,其中,HMC702、HMC703都内置了÷