- 博客(9)
- 收藏
- 关注
RSS订阅原创 W25Q128
W25Q128是一个可以存储声音、文本和数据的一个芯片，支持双/四SPIW25Q128的存储架构存储架构：256块，每块有16个扇区，每个扇区有16页，每页有256个字节容量的计算（2^8x2^4x2^4x2^8=2^24字节B=2^14KB=2^4MB=16MB 、1kB=2^10B、1MB= 2^10KB、W25Q128JW支持标准串行外设接口（SPI）、双SPI、四SPI：串行时钟、片选信号、串行数据I/O0（DI）、I/O1（DO）、I/O2和I/O3，支持的时钟最大是133MHz。
2024-04-25 10:36:16
307
1
原创 ADS6445
QUAD Channel：四通道、Dual：双、Serial LVDS output串行LVDS 输出Sample Rate 采样率、14-bit Resolution：14bit的分辨率Sample and Hold 取样和保持 SHA取样保持放大器（如果被采样信号的赋值很小、精度不够需要用到SHA）feature 特点特性最大采样率是125MSPS；14位的分辨率同时采样和保持串行LVDS输出具有可编程内部端链接选项applications 应用。
2024-04-23 22:21:04
692
原创 ADC驱动开发
两片ADC，需要时钟，始终来源与时钟选择芯片，选择外部时钟源或者HMC830的输出时钟，外部时钟源是由铷钟授时卡提供。两片ADC，需要时钟，始终来源与时钟选择芯片，选择外部时钟源或者HMC830的输出时钟，外部时钟源是由铷钟授时卡提供。看原理图——找ADC的时钟——时钟是怎么来的——时钟选择芯片，时钟扇出BUF——外部时钟源或HMC830的输出时钟。看原理图——找ADC的时钟——时钟是怎么来的——时钟选择芯片，时钟扇出BUF——外部时钟源或HMC830的输出时钟。
2024-04-16 21:31:44
296
原创 七系列FPGA资源
HP、RP 区别：电平标准和DCIVCCODCI是什么数字阻抗技术，为什么有这个技术原语：IBUF/IBUFG IBUFDS/IBUFGDS差分时钟进入到FPGA里需要调用原语IBUFDS/IBUFGDSADC的工作原理：数模转化是怎么进行的。
2024-04-16 14:51:00
332
原创 配置HMC7044
HMC7044 是一款高性能双环路整数 N 分频抖动衰减器，能够选择参考并生成超低相位噪声的频率，支持配有并行或串行（JESD204B 型）接口的高速数据转换器。HMC7044：时钟生成器、也称为一种时钟芯片，主要用来生成LVDS低压差分信号LVDS的优点：在PCB上的走线非常接近抗共膜干扰能力强低共耗ADC模数转换器、DAC数模转化器，HMC7044为ADC、DAC和FPGA芯片提供时钟，JESD204B一种高速接口。
2024-04-13 11:22:03
276
原创 带通采样定理及其公式推导
带通采样的核心就是频谱搬移，搬移到低频带上进行采样。故带通采样大大降低了所需的采样频率，为后面的实时处理奠定了基础。另外，当对于一个频率很高的射频信号采样时，如果采样频率设的太低，对提高采样量化的信噪比是不利的。所以，在可能的情况下，带通采样频率应该尽可能选的高一些，使瞬时采样带宽尽可能宽。
2024-04-11 20:59:28
886
1
原创 HMC830
N-Dividr：小数模式N的范围是20~（2^19-5），整数模式N的范围16-（2^19-1），VCO的一个频率除以N的值要小于鉴频鉴相器的值。给HMC830的参考时钟-R分频-鉴频鉴相器-电荷泵-环路滤波器-压控震荡器-K分频（K分频-鉴频鉴相器）-输出目标时钟（25HMz）PD：鉴频鉴相器有两个输入，一个是来着外部系统时钟的R分频，一个是压控振荡器的N分频，两个频率一致锁定状态。电荷泵：输入是鉴频鉴相器的输出，输出控制环路滤波器。round 表示4舍5入。公式：输入的参考时钟/R。
2024-04-09 11:32:19
248
原创 Flash 的存储架构
W25Q16（2M-byte）：一片Flash 分为32块（block），每块有16个扇区，每个扇区包含16页，每页有256个字节。块：64kbytes == 16个扇区。扇区：4Kbytes == 15页。二十四位地址代表块、扇区、页。Flash 的存储架构。
2024-04-07 15:30:44
267
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人