02-cache的基本概念原理扫盲

已于 2024-05-23 12:45:11 修改
阅读量1.3k 收藏 5
点赞数
分类专栏： ARMv8/ARMv9架构从入门到精通 ARM-TEE-Android 文章标签： cache TLB MMU ARM 缓存 arm开发 armv9
于 2022-03-12 10:55:01 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42135087/article/details/123439924
版权
ARM-TEE-Android 同时被 2 个专栏收录
496 篇文章 266 订阅 ¥199.90 ¥299.90
订阅专栏
ARMv8/ARMv9架构从入门到精通
314 篇文章 388 订阅 ¥99.90 ¥299.90
订阅专栏
本文详细介绍了ARM架构中的缓存系统，包括多级缓存（L1, L2, L3）及其组织形式，重点讲解了VIPT和PIPT类型的缓存，以及缓存一致性总线（CCI, CMN）的角色。此外，还讨论了MMU如何与缓存配合，内存类型和访问权限的管理。最后提到了不同架构中cache的范围（inner, outer）及其在内存管理中的应用。" 111334919,10294061,使用Ventoy和Manjaro Linux创建可启动U盘的教程,"['Linux发行版', 'Manjaro', 'U盘安装', 'BIOS', 'EFI', '系统迁移']
摘要由CSDN通过智能技术生成

快速链接:
.
👉👉👉 ARMv8/ARMv9架构入门到精通-[目录] 👈👈👈

引流关键词:缓存,高速缓存,cache, CCI,CMN,CCI-550,CCI-500,DSU,SCU,L1,L2,L3,system cache, Non-cacheable,Cacheable, non-shareable,inner-shareable,outer-shareable, optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表…

目录

了解本专栏 订阅专栏 解锁全文
【置顶】ARMv8/ARMv9架构入门到精通-[目录]
baron-周贺贺-代码改变世界ctw
06-30 1万+
周贺贺，baron，代码改变世界，coding_the_world，Arm精选，arm_2023，安全启动，加密启动 optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表，Non-cacheable,Cacheable, non-shareable,inner-shareable,outer-shareable, optee、ATF、TF-A、Trustzone、optee3.14、MMU、V
【ARM Coresight | AMBA BUS | Cache 与 MMU/MPU | CoreLink | GCC | CSH 专栏导读】
CodingCos的博客
10-17 5224
1. ARM Coresight（SoC-400/SoC-600） 专栏 2. ARMv8/v9 CPU/Cache 专栏 3. Linux ARM AMBA 总线 专栏 4. Trace32/DS-5 专栏。。。
计算机知识科普问答--3（11-15）
最新发布
S_CuRrY666的博客
09-07 1126
11. 为什么需要数据Cache和指令Cache的分离？ 12. 流水线的分类 13. SISD、SIMD、MISD、MIMD 的特性与应用 14. 计算机算法的三个特性 15. 连续存储设计时，存储单元的地址一定连续
ARMv8 Cache概念梳理
Embedded Guru
04-13 1687
Cache基本概念 Line：表示缓存的一行数据 Tag：即内存地址的一部分，用来标记内存和cache一行数据的关联性。 Index：缓存中的第几行，也是第几个Set Offset：一行缓存中的第几列，粒度到字节 Way：路，即一片缓存，图中有4个Way Set：组，所有缓存片中相同Index的行，图中有4个Set Cache框图 例如：64KB L1 Cache，64byte Cache Line，4Way的Cache框图 1 Way有多少个Cache Line？ 64 * 1024 / (64 *4)
cache模式的两种构成方式
swingboat
12-28 379
在我们系统开发中，有一些数据变动比较少，但是会经常对它进行访问。为了提高访问的性能，我们首先会把数据从数据库中读出，放入到一个Hashtable中。以后数据的访问都是从Hashtable中获取，这样起到了一个cache的作用。从数据库中获取数据有两种方式：1、系统第一次访问，从数据中获取所有的数据放入到Hashtable。      这种方式比较适合数据量比较小的数据，例如：模块的管理。一个系统中...
ATF架构开发精讲-专题目录
baron-周贺贺-代码改变世界ctw
04-01 284
ATF
【嵌入式开发学习必备专栏 Cache | MMU | AMBA BUS | CoreSight | Trace32 | CoreLink | ARM GCC | CSH】
CodingCos的博客
12-30 3317
嵌入式学习必备专栏: ARM Core 的详细介绍， Cache 与 MMU/MPU专栏，Coresight 专栏，劳德巴赫 trace32 专栏， AXI/APB/AHB/ACE/CHI总线专栏、CoreLink 专栏，CSH/BASH/TCL专栏，芯片设计入门专栏、ARM GCC 编译专栏，VIM工具专栏
ARMv8-A编程指导之内存序（3）
flyingnosky的专栏
02-22 807
3 内存属性 系统的内存映射被分为多个区域。每个区域可能需要不同的内存属性，这些访问权限包括不同特权级的读写权限，内存类型，和cache策略。代码和数据的功能部分通常在内存映射中被分组，每个区域的属性被单独控制。MMU执行该功能。转换表项使MMU硬件将虚拟地址转化为物理地址。另外，他们指定了很多与每个page相关的属性。 下图显示了内存属性是如何在stage1中的block项指定的。转换表中的block项定义了每个内存区域的属性。Stage2的block项与这不一样。 ...
ATF快速扫盲(Quick Start)
baron-周贺贺-代码改变世界ctw
06-05 1141
首先什么是TF-A(ATF)？ ATF就是一个固件，一段跑在EL3特权等级的代码。如下是一个特权等级、security State之间的切换模型，可以看出所有的交互和跳转都是通过异常向量表进行的。 异常特权等级之间的跳转模型 ATF里都包含哪些业务逻辑 负责双系统切换的SPD.....................
有关Non-cacheable,,Cacheable, non-shareable,inner-shareable,outer-shareable的理解
baron-周贺贺-代码改变世界ctw
11-03 3646
关键词: Non-cacheable,Cacheable, non-shareable,inner-shareable,outer-shareable, optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表… 如果将block的内存属性配置成Non-cacheable，那么数据就不会被缓存到cache，那么所有observer看到的内存是一致的，也就说此时也相当于Outer Sharea
Linux内存管理：ARM64体系结构与编程之cache（3）：cache一致性协议（MESI、MOESI）、cache伪共享
RToax
11-21 4473
目录 为什么系统软件人员要深入了解cache？ cache一致性协议 神马是MESI协议？ MESI的操作 MESI状态图 演示:初始化状态为I的cache line 当本地CPU的缓存行状态为I时，发起读操作 当本地CPU的缓存行状态为I时，收到一个总线读的信号 当初始化状态为I时，发起写操作 当本地CPU的缓存行状态为I时，收到一个总线写的信号 演示:初始化状态为M的cache line 收到一个总线读的信号 收到一个总线写的信号 演示:初始化状态为S的cache line
MMU关闭时Cache的缓存策略是怎样的
baron-周贺贺-代码改变世界ctw
03-13 1715
**MMU关闭后，cache的缓存策略总结如下：** - data的访问，视为 Device-nGnRnE - 指令的访问，要根据`SCTLR_ELx.I`的值： （1）`SCTLR_ELx.I == 0` ，视为Non-cacheable、Outer Shareable （2）`SCTLR_ELx.I == 1` ， Cacheable Inner Write-Through, Read-Allocate, No Write-Allocate Outer Write-Through, Read-
cache的工作方式
小白要学arm
11-15 5004
带有cache的CPU一般是先从cache中取出数据 而不是从内存里取数据而CPU是怎么访问cache的cache访问cache使用的类似的地址编码方式。处理器访问存储器时 会把地址传递给TLB和cache cpu把虚拟地址 页帧号传递给TLB 行索引(index)传递给cache匹配到相关的cache line TLB里是一个用于存储虚拟地址到物理地址转换的小缓存 处理器先使用EPN在
ARM Linux中的cache （2）
sqlwth的专栏
05-04 1018
关于cache的一些知识 内存管理单元MMU除了使用页表完成物理地址和虚拟地址的映射外，还包括对这些地址的管理。这些管理是通过设置内存属性完成的，比如是否过cache、cache属性、是否可读、可写、可执行、内存类型（normal 、device-GRE）、是否共享，共享范围等等… 这些属性都在页表项中定义，属性的有效范围至少是一个页面。 1）Cache的结构 现在Cache一般组相连方式的...
cpu性能探究 ：cache line 原理
weixin_34080951的博客
12-24 517
 參考: 一个解说Direct Mapped Cache很深入浅出的文章: http://www.cs.umd.edu/class/sum2003/cmsc311/Notes/Memory/direct.html CPU cache http://en.wikipedia.org/wiki/CPU_cache http://blog.csdn.net/zqy...
CPU CACHE中的VIPT与PIPT的工作原理
多年芯片设计领域从业经验，负责芯片bringup以及kernel驱动开发。
10-09 2078
启动信息描述 内核启动过程中有如下打印信息: CPU: PIPT / VIPT nonaliasing data cache, VIPT nonaliasing instruction cache 这行打印信息代表了处理器L1 CACHE所支持的寻址方式。 在kernel启动过程中，虽然这里第一次出现CACHE相关的打印信息，但是，此处并不是kernel第一次操作CACHE。 例如：对于zImage而言，解压缩过程中会开启CACHE并配置CACHE 写属性。 #ifdef CONFIG_CPU_DCACH
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

代码改变世界ctw

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值