- 博客(4)
- 收藏
- 关注
RSS订阅原创 关于FPGA实现I2C总线时提高可靠性的总结
采样窗口的选择：不要在SCL下降沿后立刻采样SDA信号。 I2C总线经常用于可插卸外设。其导线长度可从几厘米到几米。长导线增加了总线的电容，导致信号改变时间缓慢，SCL下降后立刻采样，SDA的信号可能在短导线时已经稳定，而长导线时SDA还在冲放电的不稳定阶段，导致采样信号错误。采样点应该选在SDA稳定的中心点，这样留给总线充电的时间比较充裕。提高抗干扰能力：实际工业高辐射环境下，不排除EMC做的不好，IIC总线收到其他信号的影响，出现毛刺。如果毛刺出现在SDA的采样点，便会出现采样错误。为了在毛刺.
2020-07-28 05:31:24
1013
原创 如何”实现” timing violation之 pulse width violation
由于一直良好的设计（自夸）和保守的设计风格（200 MHz 以上面谈）。一般偶尔碰上set up violation。但是从来没有碰上过Pulse Width violation 。最近在同事的助攻下，看到Timing Report 里的Pulse width violation 的时候，居然异常的高兴。。。在此记录一下如何达成这个时序违例的。Ibufio 时钟网络的最大的频率是给出的。arti...
2020-04-01 04:54:09
2809
3
原创 FPGA接口设计（低速接口）总结一：如何选择时钟资源
常见低速接口SPII2CUARTOne-Wire所需基础概念什么是source synchronous 和 system synchronoussource synchronous如下图所示，source synchronous就是外设接口的时钟是由接口模块提供的。如下图所示，外设接口模块和外设是共用一个时钟源的时钟system synchronous常见的几种低速接口...
2020-02-18 04:33:05
2589
原创 FPGA Configuration 技术小结
Xilinx FPGA Configuration 技术小结做了三年四个项目最近才第一次需要深入的搞一下FPGA 烧写。在这里简单总结一下FPGA烧写的具体过程和玩的花样大家常用的办法对于大部分人来说，至少入门时会用到的烧写方式就两种：通过JTAG 直接将bitsteam 烧录到FPGA。 断电后信息丢失。这种方式多用于发开调试阶段，板子一直连着电脑。通过ISE 或者 Vivado （2...
2020-01-27 04:18:24
4755
7
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人