FPGA接口设计（低速接口）总结一：如何选择时钟资源

最新推荐文章于 2022-09-08 12:21:05 发布
最新推荐文章于 2022-09-08 12:21:05 发布
阅读量2.7k 收藏 30
点赞数 2
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42192474/article/details/104177942
版权
本文介绍了FPGA接口设计中低速接口的选择，如SPI和I2C，并讲解了source synchronous和system synchronous的概念。重点讨论了如何在source synchronous接口中使用BUFR和ODDR，强调了BUFR在时钟资源管理和时序优化中的作用，以及ODDR在导出高质量时钟信号到FPGA引脚的应用。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

常见低速接口

  1. SPI
  2. I2C
  3. UART
  4. One-Wire

所需基础概念

什么是source synchronous 和 system synchronous

source synchronous

如下图所示，source synchronous就是外设接口的时钟是由接口模块提供的。
在这里插入图片描述
如下图所示，外设接口模块和外设是共用一个时钟源的时钟

system synchronous

在这里插入图片描述

常见的几种低速接口例如：SPI，I2C都是source synchronous 的接口

SPI

在这里插入图片描述

IC2

最低0.47元/天 解锁文章
FGPA
关注
fpga 三大低速总线 UART、SPI、IIC（自用 仅供参考）（待补充同步通信接口）
KLAYALK的博客
09-15 462
UART 通信只有两根信号线，一根是发送数据端口线叫 tx（Transmitter），一根是接收数据端口线叫 rx（Receiver），如图 30-1 所示，对于 PC 来说它的 tx 要和对于 FPGA 来 说的 rx 连接，同样 PC 的 rx 要和 FPGA 的 tx 连接，如果是两个 tx 或者两个 rx 连接那数据 就不能正常被发送出去和接收到，所以不要弄混，记住 rx 和 tx 都是相对自身主体来讲的。UART 是一种通用的数据通信协议，也是异步串行通信口（串口）的总称，它在。
【 FPGA 】时钟简介
Reborn Lee
11-26 1万+
时钟，时序逻辑的心跳 在时序逻辑中，正是时钟信号将各个存储单元中的数据一级一级地推动下去，如果时钟信号突然停止，那么整个时序逻辑也将陷入瘫痪，因此，时钟就好像时序逻辑的心跳一样，那么重要却又平常的存在着。 几乎所有的FPGA设计都是时序逻辑，就意味着几乎所有的FPGA设计都离不开时钟，时钟之于时序逻辑，好比空气之于众生。因此，要确保FPGA设计成功，就先要确保时钟信号成功。 如果要评判FPG...
FPGA之道——布线资源与接口资源
吉大秦少游
02-12 2335
文章目录布线资源接口资源 布线资源 FPGA中的布局布线资源主要包括三部分：CB、SB和行列连线。布线资源的目的是为了能够让位于不同位置的逻辑资源块、时钟处理单元、BLOCK RAM、DSP和接口模块等资源能够相互通信，从而协调合作，完成所需功能。FPGA中的布线资源，就好比绘制PCB板时的连线资源一样，虽然器件A和器件B的位置和连接关系没有任何改变，但很可能因为周边电路的布局、布线的一些变化，使得前后两次A、B之间的连线形态发生很大的变化。因此，与采用固定长度的金属线将所有宏单元连接在一起的CPLD不同，
XILINX 7系列FPGA_时钟篇
qq_35712169的博客
03-26 6026
XILINX 7系列FPGA的时钟简介，能够对基本的时钟结构有个了解
FPGA自学10——SPI总线操作
#include
11-16 970
1、SPI总线简介 SPI是一种高速、全双工、同步的串行外围设备接口，相对IIC总线而言没有确认（应答）机制，数据可靠性上有一定缺陷。 1.1、SPI物理层 SCK ：时钟信号线，用于同步 通信数据 MOSI ：主机输出引脚（从机输入） MISO：主机输入引脚（从机输出） \CS ：片选引脚 SPI总线可实现一主机多从机的通信方式，示意图如下： 1.2、SPI通信方式 SPI的通信方式是有CPOL（时钟极...
FPGA 时序约束 三 ：输入延迟和输出延迟
yundanfengqing_nuc的专栏
08-20 6075
时序分析是建立在时序约束的基础之上。FPGA设计有4类时序路径的起点和终点： 一个完整的时序路径由源时钟路径、数据路径和目的时钟路径2部分构成。约束的目的则是为了验证下面公式是否成立： Tco为发端寄存器时钟到输出时间；Tlogic为组合逻辑延迟；Trouting为两级寄存器之间的布线延迟；Tsu为接收端寄存器建立时间；Tskew为两级寄存器的时钟歪斜，其值等于时钟统一边沿到达两个寄存器时钟端口的时间差；Tclk为系统所能达到的最小时钟周期。在FPGA中，对于同步设计Tskew可忽略（认为值
采用PCM编码原理及FPGA编程技术实现PCM数字基群接口传输低速数据...
12-09
本设计提出了一种采用PCM编码原理和FPGA（Field-Programmable Gate Array，现场可编程门阵列）编程技术的新型设备，该设备能够透明地将异步低速数据接入到PCM（2M）码流的任意时隙，无需改变传输设备配置。...
基于FPGA的spi通信接口设计，quartusii开发，包括仿真结果截图，说明文档等
05-05
总结来说，这个资料包提供的内容涵盖了从理论到实践的整个FPGA SPI接口设计流程，包括设计文档、时序分析、仿真结果以及可能的MATLAB交互，对于学习和理解如何在FPGA上实现SPI通信具有很高的价值。
基于FPGA的波特率连续可调的UART接口设计-论文
05-18
总结来说，该论文提出的基于FPGA的波特率连续可调的UART接口设计，不仅提供了一种创新的通信解决方案，还为工程人员提供了在不同通信速率下实现稳定数据通信的可能性，具有重要的实用价值和实际应用前景。
FPGA研发之道(8)架构设计漫谈(三)时钟和复位
08-26
4. 低速时钟：像I2C、MDIO和低速采样等操作，可以通过内部分频器生成，无需使用PLL或DCM（时钟管理模块）。在Xilinx FPGA中，直接从PLL输出时钟到管脚是不允许的，但Altera的器件可以这样做。为解决此问题，可以利用...
source-synchronous 源同步原理
11-25
source-synchronous 源同步原理
时序收敛：基本概念
weixin_30823001的博客
07-27 1103
对于FPGA而言，时序收敛是一个很重要的概念。在我看来，时序约束是必要的，但不是在最重要的，我们应该在设计初始就考虑到时序问题，而不是完全的靠约束来获得一个好的结果。但我认为，对FPGA时序的分析能力是理解其运行机制的必要条件。之前也简单看过这方面的内容，却没有很正确的认识。这两天看了看UG612和相关内容，记录在此，这应该有一系列文章，现已基本完成。 系列目录 ...
笔记：QSPI 中 feedback clock作用
qq_27407299的博客
02-25 3490
ZYNQ PS核配置时， 1、若QSPI使用频率大于FQSPICLK2时，必须勾选feedback clk。feedback clk相应PIN脚，需悬空或接上、下拉，不可以接任何负载。 FQSPICLK2具体值可以参考DS187。 2、若QSPI使用频率小于FQSPICLK2时，不可以勾选feedback clk。feedback clk相应PIN脚，可以当做普通IO使用。 参考：AR#51063 ...
时序分析/约束（三）——Xilinx时钟资源 & ISE时序分析器
weixin_30869099的博客
07-30 473
1. Xilinx 时钟资源xilinx 时钟资源分为两种：全局时钟和第二全局时钟。 1. 全局时钟资源Xilinx 全局时钟采用全铜工艺实现，并设计了专用时钟缓冲与驱动结构，可以到达芯片内部任何一个逻辑单元，包括CLB、I/O引脚、内嵌RAM、硬核乘法器等，而且时延和抖动都很小。对FPGA设计而言，全局时钟是最简单最可预测的时钟，最好的时钟方案是：由专用的全局时钟输入引脚驱动单个全局时钟，并用...
FPGA实验 - 锁相环调用
Cherish1ove的博客
12-19 2926
锁相环（PLL） 片内时钟管理单元PLL：用来统一整合时钟信号。 优点 很大范围内实现任意大小的分频和倍频。 有效减小时钟发生部分的代码量。 利用全局时钟树，较高的时钟管理效率。 项目要求 利用一个锁相环将50MHz的系统时钟分成两个时钟：25MHz和100MHz。 学会如果通过锁相环进行倍频分频的基本操作。 调用IP核 点击tools 直接下一步 搜索pll，选择altpll，选择verilog HDL，输入命名，点击下一步。 设置系统时钟，50MHz，其他默认，下一步 创建are
【FPGA】7系列 FPGA时钟资源及时钟IP核配置 Xilinx
weixin_47730622的博客
09-08 5625
7系列 FPGA时钟资源及时钟IP核配置 Xilinx
FPGA基础知识1（FPGA芯片结构）
热门推荐
时间的诗
05-09 1万+
目前主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能（如RAM、时钟管理 和DSP）的硬核（ASIC型）模块。如图1-1所示（注：图1-1只是一个示意图，实际上每一个系列的FPGA都有其相应的内部结构），FPGA芯片主 要由6部分完成，分别为：可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用
Synchronous同步Asynchronous异步
学习的最佳方式，就是把它写下来!
08-09 1204
同步就是发送一个请求后什么事都不需要做，一直等待请求返回才继续做事。 异步就是发送请求后继续去做其他事，这个请求处理完成后会通知，这是处理这个回应即可。
FPGA设计的心脏——时钟电路
我要变强Wow
06-13 6231
时钟的概念，是数字电路设计的基础，如果时钟噪声非常大，或者没有跟数据同步，对于设计来说，无疑是失败的。 好在FPGA平台，对时钟的设计考虑的非常周到。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值