数字IC
关注
分享
扫一扫
文章平均质量分 90
IC小羊的成长之路
这个作者很懒，什么都没留下…
展开
-
如何用VCS+Verdi仿真Xilinx IP
文章目录如何用VCS+Verdi仿真Xilinx IP1. VCS以及Vivado的版本问题2. 使用VCS编译Vivado的IP库3. 使用Vivado工具调用VCS进行仿真1.新建带有IP的工程2.从vivado工具中调用VCS进行仿真4. 从Vivado中导出VCS的仿真脚本5. 编写Makefile脚本仿真如何用VCS+Verdi仿真Xilinx IP1. VCS以及Vivado的版本问题工欲善其事必先利其器，我们第一步要做的事情就是安装相关的工具，关于具体怎么安装vivado以及vcs、ve原创 2021-07-02 18:56:14 · 8308 阅读 · 0 评论 -
hreadyout和hready_in的区别
文章目录AHB协议中slave的HREADYOUT和HREADYIN的区别没有hready_in会发生什么有hready_in会发生什么AHB协议中slave的HREADYOUT和HREADYIN的区别HREADYOUT：用于指示slave准备好接收master发过来的一笔传输HREADYIN：用于指示slave的上一笔传输是否结束没有hready_in会发生什么由于AHB是支持pipeline传输的，所以当前的cycle会是上一个slave的data phase，也是下一个slave的ad原创 2021-01-21 17:01:41 · 7432 阅读 · 10 评论 -
建立时间和保持时间
文章目录建立时间和保持时间1. 建立时间和保持时间的概念2. 建立时间和保持时间如何约束时序电路2.1 建立时间约束2.2 保持时间约束3. 为什么触发器会有建立时间和保持时间建立时间和保持时间1. 建立时间和保持时间的概念建立时间tsu：所谓建立时间就是说为了保证D触发器的输出是稳定的，数据必须在时钟上升沿tsu时间之前保持稳定，否则D触发器的输出就是不稳定的。保持时间thold：所谓保持时间就是说为了保证D触发器的输出是稳定的，数据必须在时钟上升沿来之后继续保持thold时间的稳定，否原创 2021-01-02 22:40:25 · 15217 阅读 · 7 评论