小数分频器vhdl实现_基于FPGA的小数分频器的设计与实现.doc

基于FPGA的小数分频器的设计与实现.doc

基于FPGA的小数分频器的设计与实现

【摘要】本文首先分析了现有小数分频器的优缺点，在此基础上提出了一种改进型小数分频器的设计方法。同时结合VHDL文本输入和原理图输入方式，在FPGA开发平台上进行了电路设计，最后利用EDA设计软件QuartusII对其可行性进行了仿真验证。仿真结果表明：通过对参数的设置，该方案可实现等占空比的任意小数分频。

【关键词】FPGA;仿真;VHDL

引言

分频器是控制类电路中常用的模块之一。在实际应用中，设计人员常常需要将一个基准频率通过加、减、乘、除简单的四则运算进行频率合成，以满足不同的电路需求。常见的偶数分频、奇数分频等成整数关系的频率合成实现相对比较容易。但在某些的情况下，这种成整数关系的分频技术无法解决频率调整间隔过大的缺点，在此情况下本文提出了一种基于FPGA的小数分频的设计方法。

一般情况下，小数分频器包括半整数分频器和非半整数分频器。对于半整数分频器我们在《基于FPGA 的通用数控分频器的设计与实现》[1]中有过详细介绍。本文主要介绍非半整数分频器的设计和实现，并在FPGA开发平台上，结合VHDL文本输入和原理图输入方式进行了电路设计，同时利用EDA开发软件QuartusII对其可行性进行仿真验证。仿真结果表明：该方法实现的小数分频，具有精度高、转化速度快、资源消耗低，可编程等优点，同时克服了小数分频中等占空比不易实现的问题。

1.几种常见小数分频器

假设分频系数为K，输入频率为fin，输出频率为fout，则有：

(1)

其中：K>1

当分频系数为小数时，则K可以表示为：