phy-MDC时钟修改

最新推荐文章于 2023-09-12 08:56:28 发布
最新推荐文章于 2023-09-12 08:56:28 发布
阅读量1.1k 收藏 1
点赞数
分类专栏： linux 文章标签： 网络 phy 8211
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42330983/article/details/128682214
版权

问题分析:我们这边更换一种电平转换芯片，还是没调通。可能一个原因是这个芯片在开漏模式下速速最高到2M有关，您那边能帮忙协调一下，把内核PHY的MDC时钟改为2M以下，另把PHY的复位时间由现在的13MS左右调整到30MS左右我们试一下

在imx6qdl.dtsi中有

#include <dt-bindings/clock/imx6qdl-clock.h>

在dt-bindings/clock/imx6qdl-clock.h中定义了各种时钟，用到什么时钟只需写入对应宏即可
在这里插入图片描述
IMX6QDL_CLK_ENET_REF 190
IMX6QDL_CLK_ENET 117
内存映射后的绝对地址
在这里插入图片描述
从Memory Maps 里面找到ENET的地址
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
对应起来了
搜索MDC时钟，计算公式如下：
在这里插入图片描述
可以看到给的是25M时钟
在这里插入图片描述
在这里插入图片描述
所以ENET_MSCR寄存器的6-1应该写为15 10101 算得MDC为1.5M左右

原值为：0xd 1101 2.5M
改为： 0x15 10101 1.5M
ENET_MSCR=0x2A

drivers/net/ethernet/freescale/fec_main.c 中
在这里插入图片描述
在这里插入图片描述
都对上了，修改完成

北极……星
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
MAC接口\MII_MDC详解
12-21
MDC是一个时钟信号，为MDIO提供操作时钟，而MDIO则是一个双向串行数据线，用于传输配置和状态信息。 RS（Reconciliation Sublayer）是MII接口中涉及的一个概念，它属于MAC子层的一部分，负责MAC与PLS（Physical ...
MV88E1111-Reference-Design-Schematics 参考设计 Marvell 88E1111PHY芯片
12-20
COL和CRS信号用于冲突检测和载波侦听，MDIO和MDC用于配置PHY芯片的寄存器。此外，88E1111还提供了电源管理、时钟选择、复位和调试接口等功能。 4. 特性亮点： - 支持铜线和光纤接口，具备良好的网络环境适应性。 ...
PHY驱动调试之 --- MDIO/MDC接口22号和45号条款(一)
eydwyz的专栏
04-20 1053
最近在调试一款Phy的驱动，从没有任何头绪到略有了解经历了太多的痛苦，于是决定写这个系列篇记录一下。特别感谢无数优秀的博主无私奉献很多优秀的博文给予了我很大的帮助。在这个系列篇中，我也会转载部分优秀的博文(会附上链接)，以及增添自己的理解，如果部分内容有侵权的地方，麻烦联系我。 概述 管理MII接口的MDIO接口是一个双线的串行接口，用来对PHY芯片等物理层信息进行操作管理。 MDIO的历史 MDIO是Management Data Input/Output 的缩写，有两根线，分别为双向的MDIO和
【硬件】以太网PHY芯片有三个时钟说明
wind
01-14 1万+
硬件以太网PHY芯片有三个时钟，对此进行了梳理： PHY芯片时钟的选择： PHY芯片中有3个时钟, Gtx_clk,Rx_clk ,Tx_clk。 GTX_CLK仅使用在GMII模式下，时钟频率为125M，发送数据时的时钟。 RX_CLK 在GMII和MII模式下均可使用，网络接收数据的时钟。 TX_CLK仅使用在MII模式下，发送数据时的时钟。 与MII接口相比，GMII的数据宽度由4位变为8位...
以太网调试经验总结
四季帆的博客
03-01 2011
注意：当设备树或MAC驱动代码中配置了PHY ADDR，MDC/MDIO通信依旧无法成功，可以通过软件方式轮询0~31这个32个PHY ADDR上的PHY的可操作寄存器，如此也可以找到PHY ADDR，将该PHY ADDR重新配置到设备树中或代码中。在bringup时，首先需要确认MDC/MDIO控制通道是否正常，通过捕获MDC时钟以确认MDC/MDIO的工作状态是否正常，MDC时钟频率由具体的PHY芯片决定，不同的PHY芯片支持的MDC时钟频率范围不通。
PHY的MDIO/MDC简介
linyangspring的专栏
05-27 1万+
MDIO/MDC是在IEEE 802.3ae中加入的用来沟通MAC层
2021-07-03
北极星的博客
07-03 146
硬件入门介绍 第一篇闪存篇 SD卡是（secure digital memory card）安全数码卡，是一种基于半导体快闪记忆器的新一代记忆设备，是在MMC基础上发展起来的，增加了两个主要特色: 可以设置所存储的使用权限，防止数据被他人复制；第二是传输速度比2.11版mmc卡快。 特性： 1）可选通信协议：SD模式和SPI模式 2）可变时钟频率：0~25MHz 3）通信电压范围：2.0~3.6V 4）数据寿命：10万次编程/擦除 5）正向兼容MMC卡； 6）运行在25M的频率上，数据带宽是4位，因此最大传
phy芯片的千兆以太网的时钟传输方向
qq_42745882的博客
09-12 567
说明：从上面的结论可以看出，对于千兆的我网络来说，都是由数据传输的发出方提供时钟，但是实际上，对于千兆的phy芯片很多的还都是兼容百兆的时钟的，因此，所以很多情况下，千兆数据传输的时候，是采用的是GTXC该管脚作为千兆的时钟。由上可见，对于千兆的phy来说，其要接收来自mac 的125MHz 的时钟，而他又怕mac测没有125M的时钟，其自身又带有125M的时钟用于给mac使用。为了说明和MII的百兆的区别，下图所示的为百兆的时的传输方向。（1） 千兆传输，时钟是gtcx ，时钟由mac向phy提供。
Linux 网络驱动 嵌入式网络简介（一）
wanglei_11的博客
03-26 1591
Linux 网络驱动（一）
千兆网口PHY RTL8211FS硬件参考设计PDF原理图.pdf
03-07
此外，PHY的配置和状态可以通过MDI（Management Data Interface）接口进行，由MDC（Management Data Clock）时钟和MDIO（Management Data Input/Output）数据线组成。在设计中，这些接口通常需要稳定且精确的电压...
Compal LA-1391.pdf
12-28
主板上的MDC Connector是MDC硬盘接口，用于连接MDC硬盘。 知识点28：LCD1394 Controller 主板上的LCD1394 Controller是1394控制器，用于控制1394接口。 知识点29：TAB43AB22 主板上的TAB43AB22是时钟信号处理器，...
MLU220-SOM-TEST
03-30
1. **GEPHY接口**：Gigabit Ethernet PHY，用于提供高速以太网连接，包括GEPHY0和GEPHY1，分别支持10/100/1000Mbps的网络速度，其中INTB和RSTN引脚负责数据传输和重置功能。 2. **PCIe接口**：Peripheral Component...
YT8511_reference_design_v1.1_20191018.pdf
11-10
YT8511是一款物理层（PHY）芯片，由裕泰公司生产，主要用于网络通信设备中，例如以太网接口。这份"YT8511_reference_design_v1.1_20191018.pdf"是该芯片的参考设计文档，详细描述了如何正确配置和使用YT8511芯片，以...
KSZ9031RNXIC_中文翻译.pdf
10-07
* 自动检测和校正对交换、对偏斜和对极性PHY注册器配置的MDC/MDIO管理接口 * BUR中断Pin选项断电和节能方式 * SBAR运行电压-核心（DVDDL、AVDDL、AVDDL_PLL）：1.2V（外部FET或调节器） * VDDI/O（DVDDH）：3.3V、...
KSZ9131RNX数据手册00002841C_CN.pdf
11-23
KSZ9131RNX还支持PHY寄存器配置的MDC/MDIO管理接口、interrupt引脚选项、掉电模式和节能模式。 KSZ9131RNX的工作电压包括内核（DVDDL、AVDDL和AVDDL_PLL）：1.2V（外部FET或稳压器）、VDD I/O（DVDDH）：3.3V、2.5V...
【科普贴】MDIO接口详解
zangqihu的博客
07-18 1万+
其中Clause22帧格式，主要应用于千兆/百兆的以太PHY，Clause45定义帧格式，主要用于千兆以上的以太PHY。读情形，TA第1bit，PHY和MAC均释放总线控制输出高阻。TA第2bit，总线交由PHY控制，输出0，即读操作时TA为2‘bZ0（由于总线有上拉电阻存在，从总线上看到的依然是2’b10）。因为读操作的时候，地址传输和数据传输控制方不同，设置2bitTA的目的就是为了防止MDIO总线上产生竞争。无MDIO帧发送时，MDIO接口输出高阻（外部有上拉电阻，总线上看到的是高电平）。......
Linux网络子系统之---- PHY 配置
热门推荐
JK198310的专栏
10-21 2万+
首先看下一个包在linux中整体是怎么走的。
UDP以太网（1）RTL8201F-phy芯片MDIO接口FPGA配置RMII模式
weixin_39577718的博客
11-05 4560
介绍以太网物理层芯片支持10Mbps/100Mbps，支持mii、rmii接口；电路图上配置为RMII接口，寄存器也需要配置。phy芯片使用的是rmii接口，用mdio配置，配置方法比较简单，先看MDIO接口时序：MDC频率最高为2.5Mhz，phy在上升沿锁存MDIO的数据phy address 是在挂多个phy芯片的时候用来识别phy的，下面看配置寄存器有哪些：PHY配置寄存器。
PHY_MDIO 接口设计
OpenFPGA的博客
05-24 3338
在以太网通信中，设备之间的物理局链路均由 PHY 芯片建立。PHY 芯片内部含有一些列寄存器，用户可通过这些寄存器来配置 PHY 芯片的工作模式以及获取 PHY 芯片的若干状态信息，如连接...
MDC/MDIO TIMING
最新发布
04-20
为了确保MDC/MDIO接口的正常工作，需要根据具体的硬件设计和PHY芯片的规格要求来设置合适的时钟频率和时钟周期。通常情况下，MDC/MDIO接口的时钟频率在2.5MHz到25MHz之间，时钟周期在40ns到400ns之间。 此外，还...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

北极……星

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值