第二章计算机组成原理之组成篇
目录
2.1章节导学
2.2计算机的总线
2.2.1总线的概述
通用串行总线USB(Universal Serial Bus)
◆ 提供了对外连接的接口
◆ 不同设备可以通过USB接口进行连接
◆ 连接的标准,促使外围的设备的接口的统一
片内总线
数据总线:
◆ 双向传输各个部件的数据信息
◆ 数据总线的位数(总线宽度)是数据总线的重要参数
一般与CPU位数相同(32位,64位)
地址总线:
◆ 指定源数据或目的数据在内存中的地址
◆ 地址总线的位数与存储单元有关
控制总线:
◆ 控制总线是用来发出各种控制信号的传输线
◆ 控制信号经由控制总线从一个组件发给另外一个组件
◆ 控制总线可以监视不同组件之间的状态(就绪/未就绪)
2.2.2总线的仲裁
链式查询
好处:电路复杂度低,仲裁方式简单
坏处:优先级低的设备难以获得总线使用权
坏处:对电路故障敏感
计时器定时查询 :
◆ 仲裁控制器对设备编号并使用计数器累计计数
◆ 接收到仲裁信号后,往所有设备发出技术值
◆ 计数值与设备编号一致则获得总线使用权
独立请求:
◆ 每个设备均有总线独立连接仲裁器
◆ 设备可单独向仲裁器发出请求和接受请求
◆ 当同时收到多个请求信号,仲裁器有权按优先级分配使用权
好处:响应速度快,优先顺序可动态改变
坏处:设备连线多,总线控制负责。
2.3计算机的输入输出设备
2.3.1常见的输入输出设备
2.3.2输入输出接口的通用设计
◆数据线
● 是I/O设备与主机之间进行数据交换的传送线
● 单向传输数据线
● 双向传输数据线
◆状态线
● IO设备状态向主机报告的信号线
● 查询设备是否已经正常连接并就绪
● 查询设备是否已经被占用
◆命令线
● CPU向设备发生命令的信号线
● 发生读写信号
● 发生启动停止信号
◆设备选择线
● 主机选择I/O设备进行操作的信号线
● 对连在总线上的设备进行选择
CPU速度与IO设备速度不一致
程序中断
◆当外围IO设备就绪时,向CPU发出中断信号
◆CPU有专门的电路响应中断信号
提供低速设备通知CPU的一种异步的方式
CPU可以高速运转同时兼顾低速设备的响应
DMA(直接存储器访问)
◆ DMA直接连接主存与IO设备
◆ DMA工作时不需要CPU的参与
◆ 硬盘和显卡都有DMA
2.4计算机存储器概述
2.4.1存储器的分类
2.4.2存储器的层次结构
局部性原理是指CPU访问存储器时,无论是存储指令还是存储数据,所访问的存储单元都趋于聚集在一个较小的连续区域中。
2.5计算机的主存储器与辅助存储器
思考?
2.5.1主存储器——内存
◆RAM(随机存取存储器:Random Access Memory)
◆RAM通过电容存储数据,必须隔一段时间刷新一次
◆如果掉电,那么一段时间后将丢失所有数据
2.5.2辅助存储器——磁盘
◆表面是可磁化的硬磁特性材料
◆移动磁头径向运动读取磁道信息
先来先服务算法
最短寻道时间有限算法
◆与磁头当前位置有关
◆优先访问离磁头最近的磁道
扫描算法(电梯算法)
◆每次只往一个方向移动
◆到达一个方向需要服务的尽头再反方向移动
2.6计算机的高速缓存
2.6.1高速缓存的工作原理
2.6.2高速缓存的替换策略
2.7计算机的指令系统
2.7.1机器指令的形式
2.7.2机器指令的操作类型
2.7.3机器指令的寻址方式
2.8计算机的控制器
程序计数器
◆ 程序计数器用来存储下一条指令的地址
◆ 循环从程序计数器中拿出指令
◆ 当指令被拿出时,指向下一条指令
时序发生器
◆ 电气工程领域,用于发送时序脉冲
◆ CPU依据不同的时序脉冲有节奏的进行工作
指令译码器
◆ 指令译码器是控制器的主要部件之一
◆ 计算机指令由操作码和地址码组成
◆ 翻译操作码对应的操作以及控制传输地址码对应的数据
指令寄存器
◆ 指令寄存器也是控制器的主要部件之一
◆ 从主存或者高速缓存存取计算机指令
主存地址寄存器
◆ 保存当前CPU正要访问的内存单元的地址
主存数据寄存器
◆ 保存当前CPU正要读或者写的主存数据
通用寄存器
◆ 用于暂时存放或传送数据或指令
◆ 可保存ALU的运算中间结果
◆ 容量比一般专用寄存器要大
2.9计算机的运算器
2.10计算机指令执行的过程
2.10.1指令执行过程
2.10.2CPU的流水线设计
◆ 类似工厂的装配线
◆ 工厂的装配线使得多个产品可以同时被加工
◆ 在同一时刻,不同产品均位于不同的加工阶段