电平标准详解

逻辑电平

首先什么是逻辑电平？
百度百科的定义是逻辑电平是指一种可以产生信号的状态，通常由信号与地线之间的电位差来体现。逻辑电平的浮动范围由逻辑家族中不同器件的特性所决定
我理解为数字电路是以电信号“0”和“1”去进行设计的，逻辑家族有不同的集成电路器件，在实际工作中，这些器件需要一个特定的电压电流标准去判定它的电信号是‘0’还是‘1’，所以将这个标准称为逻辑电平。

逻辑电平术语

1. 输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。
2. 输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。
3. 输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。
4. 输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。
5. 阈值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平 <Vil。

对于一般的逻辑电平，Vih，Vil，Voh,Vol以及Vt的关系可表示如下：
Voh> Vih > Vt > Vil > Vol。

6. Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。
7. Iol：逻辑门输出为低电平时的负载电流（为灌电流）。
8. Iih：逻辑门输入为高电平时的电流（为灌电流）。
9. Iil：逻辑门输入为低电平时的电流（为拉电流）。

常用逻辑电平

　由图可知，常见信号逻辑电平参数常用的逻辑电平有：

TTL、CMOS、ECL、PECL、LVDS、LVPECL、RS232、RS422、RS485、CML、SSTL、HSTL等。

（1）TTL和CMOS的逻辑电平按典型电压可分为四类：
　　5V系列、3.3V系列、2.5V系列和1.8V系列，
　　3.3V的TTL电平和CMOS电平通常称为LVTTL和LVCMOS;

（2）RS232/RS422/RS485是串口（UART）的电平标准，RS232是单端输入输出，RS422和RS485是差分输入输出;

（3）ECL、PECL、LVPECL、LVDS、CML是差分输入输出电平;

（4）SSTL主要用于DDR存储器，HSTL主要用于QDR存储器;电平通常标准参数如下表所示，具体芯片建议参考Datasheet。