ddr读时序波形_DDR时序学习笔记

接触到时序概念，是从学习

DDR

布线开始的。作者以前只知道一个差分对里面的两根线需要等长，

等长的原因是保证

P

和

N

两根线上传输的信号同时到达接收端，这样就不会有共模信号的出现。然

而，在

DDR

实际布线中，难点在于各组信号间的线长匹配。

我们知道，

DDR

的四组信号之中，地址

/

命令

/

控制信号都是参考时钟信号的，数据信号参考

DQS

。

具体来说，就是要这些信号波形的相对位置之间存在一定的约束。时钟与地址

/

命令，控制之间的波

形位置对应关系如下，如下图

1

：

图

1

从图

1

可以看出，理想情况下，地址

/

命令，控制信号的波形边沿应该和时钟信号的下降沿对齐，这

样才能保证时钟信号的上升沿在地址

/

命令信号的中间位置，只有这样，信号传输到接收端为建立时

间和保持时间留足裕量。图一中的灰色窗口就是不确定区域，也是我们在设计的时候需要考虑的，

一般我们可以通过查看芯片的

Datesheet

来查阅

Prelaunch

的最小值与最大值，这个是芯片本身的

参数，与布线无关。说了这么多，系统在工作的时候，时钟与地址

/

控制信号波形之间的位置关系到

底是什么样的呢？让给我们来看看下图

2