时序约束
文章平均质量分 54
nhsy_fpga
fpga爱好者,嵌入式爱好者
展开
-
异步复位同步释放
异步复位同步释放原创 2022-09-14 15:07:28 · 169 阅读 · 0 评论 -
时序分析寄存器到寄存器
对于FPGA的时序分析主要包括管脚和内部寄存器的时序分析,目前这边刚看了一点时序分析的资料,总结在这里,希望能够对大家也带来帮助。 时序分析目前主要针对同步时序逻辑的静态时序分析(STA),主要涉及的概念整理如下大概有(后面有漏回来补充): 时钟频率 建立时间 保持时间 时钟相位偏斜(skew) 建立时间门限 保持时间门限 组合逻辑延迟 寄存器固有延迟 数据到达时间 建立时间余量 保持时间余量 概念的意义后面会介绍 经典的寄存器到寄存器时序分析图: Com 表示combitional 组合逻辑 时序路原创 2021-10-03 21:11:44 · 1531 阅读 · 0 评论