2---驱动设计的硬件基础

处理器

中央处理器体系架构

	冯·诺伊曼结构 普林斯顿结构	哈佛结构
存储结构 程序指令存储器和数据存储器	合并存储	分开存储
数据宽度	相同	不同

此外，哈佛结构还采用了独立的程序总线和数据总线，分别作为CPU 与每个存储器之间的专用通信路径，具有较高的执行效率

 

中央处理器指令集

	RISC 精简指令集计算机	CSIC 复杂指令集计算机
优点	减少指令集、指令单周期执行	指令的能力、减少目标代码的数量
缺点	目标代码会更大	指令复杂，指令周期

ARM、MIPS、PowerPC等CPU内核都采用了RISC指令集。目前，RISC和CSIC的融合非常明显

非易失存储器Flash闪存

	NOR Flash
和CPU的接口	典型的类SRAM接口 不需要增加额外的控制电路	由相应的控制电路进行转换
特点	可芯片内执行程序	块方式进行访问，芯片内不执行
比较	相对NOR Flash，NAND Flash的容量大、价格低，擦除、编程速度快

Flash 的编程原理都是只能将1 写为0，而不能将0 写为1。所以在Flash 编程之前，必须将对应的块擦除，

而擦除的过程就是把所有位都写为1的过程，块内的所有字节变为0xFF

 

一个 NAND Flash的接口主要包含如下信号。

•  I/O 总线：地址、指令和数据通过这组总线传输，一般为8 位或16 位。
• 芯片启动（Chip Enable，CE#）：如果没有检测到CE#信号，那么，NAND器件就保持待机模式，不对任何控制信号做出响应。
• 写使能（Write Enable，WE#）： WE#负责将数据、地址或指令写入NAND之中。
• 读使能（Read Enable，RE#）： RE#允许数据输出。
• 指令锁存使能（Command Latch Enable，CLE）： 当 CLE 为高时，在WE#信号的上升沿，指令将被锁存到NAND指令寄存器中。
• 地址锁存使能（Address Latch Enable，ALE）：当ALE 为高时，在WE#信号的上升沿，地址将被锁存到NAND 地址寄存器中。
• 就绪/忙（Ready/Busy，R/B#）：如果NAND 器件忙，R/B#信号将变低。该信号是漏极开路，需要采用上拉电阻。

接口与总线

串口

RS-422 改进了RS-232 通信距离短、速率低的缺点

在RS-422 的基础上制定了RS-485 标准，增加了多点、双向通信能力（即允许多个发送器连接到同一条总线上），同时增加了发送器的驱动能力和冲突保护特性，并扩展了总线共模范围

RS-232 修改版RS-232C是嵌入式系统应用最广泛的串行接口，它为连接DTE（数据终端设备）与DCE（数据通信设备）而制定

广泛应用于对等通信，如Windows 超级终端、Linux minicom用来连接电路板控制台等。

 

I2C（内置集成电路）

I2C总线支持多主控（multi-mastering）模式，任何能够进行发送和接收的设备都可以成为主设备。主控能够控制数据的传输和时钟频率，在任意时刻只能有一个主控。

组成I2C总线的两个信号为数据线SDA和时钟线SCL

• 串行数据线SDA接口电路是双向的

1. 输出电路用于向总线发送数据
2. 输入电路用于接收总线上的数据

• 串行时钟线SCL也是双向的

1. 主机要通过SCL 发送时钟信号，并检测总线上SCL 上的电平以决定什么时候发下一个时钟脉冲电平；
2. 从设备需按总线上SCL的信号发送或接收SDA上的信号，向SCL 发出低电平信号以延长总线时钟信号周期。

 

USB（通用串行总线）

数据传输率高、易扩展、支持即插即用和热插拔

USB提供了4 种传输方式以适应各种设备的需要

• 控制（Control）传输方式
• 同步（Synchronization）传输方式
• 中断（Interrupt）传输方式
• 批量（Bulk）传输方式

 

以太网接口

由MAC（以太网媒体接入控制器）和PHY（物理接口收发器）组成，MAC 和PHY 之间采用MII（媒体独立接口）连接。

 

ISA（工业标准结构总线）

ISA总线的信号可分为3 组。

• 总线基本信号：ISA总线工作所需要的最基本信号，含复位、时钟、电源、地等。
• 总线访问信号：用于访问ISA总线设备的地址线、数据线以及相应的应答信号。
• 总线控制信号：中断和DMA请求。

 

PCI（外围部件互连）

描述如何将计算机系统中的外围设备以一种结构化和可控化的方式连接在一起，给出了外围设备在连接时的电气特性和行为规约，并且详细定义了计算机系统中的各个不同部件之间应该如何正确地进行交互。

特点：

• 数据总线32位，可扩充到64位。
• 可进行突发（burst）模式传输。
• 总线时钟频率为33MHz或66MHz，最高传输率可达528MB/s。
• 采用中央集中式总线仲裁。
• 支持全自动配置、资源分配，PCI 卡内有设备信息寄存器组为系统提供卡的信息，可实现即插即用。
• PCI总线规范独立于微处理器，通用性好。
• PCI设备可以完全作为主控设备控制总线

突发方式传输是指取得总线控制权后连续进行多个数据的传输。突发传输时，只需要给出目的地的首地址，访问第1个数据后，第2～n个数据会在首地址基础上按一定规则自动被寻址和传输。与突发方式对应的是单周期方式，它在1个总线周期只传送1个数据。

 

 

CPLD（复杂可编程逻辑器件）由完全可编程的与或门阵列以及宏单元构成

 

 

FPGA（现场可编程门阵列）基于LUT（查找表）工艺

查找表本质上是一片RAM，当用户通过原理图或HDL（硬件描述语言）语言描述了一个逻辑电路以后，FPGA 开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM。这样，输入一组信号进行逻辑运算就等于同输入一个地址进行查表，并输出对应地址的内容。