自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(8)
  • 收藏
  • 关注

原创 二补数(2’scomplement)乘法算法及其Verilog实现 - 固定系数h

一种二补数固定系数乘法电路verilog实现

2022-05-16 01:08:42 3288

原创 AMBA总线协议思维导图/AXI/AHB-APB 全面易懂

AMBA(AHB、APB)总线结构、重要信号、时序控制和特性思维导图

2021-12-09 14:18:21 664

原创 单bit数据跨时钟域信号处理

一.慢到快二.快到慢的两种实现方法

2021-09-05 23:02:47 738

原创 FSM有限状态机(三段式)检测连续序列1101

一.FSM理论基础前期文章详细叙述了FSM,有需要的同学请访问链接:添加链接描述二.连续序列1101检测案例2.1 需求分析检测任意数字序列,若连续出现1101则表示检测到目标序列命令,输出标识信号flag,此处以“11101101011010”为例,设计三段式FSM进行检测。2.2 Verilog实现module FSM_1101( input clk, input rst_n, input FSM_1101_in, //一位输入 outp

2021-08-20 22:20:18 5107 4

原创 FSM有限状态机(三段式)-Verilog实现

一. 状态机理论基础状态机基本概念:状态机类型:一、二、三段式状态机各自的优缺点:状态机质量指标二.Verilog实现状态机例子2.1FSM实现实现11010110序列输出状态机设计module FSM_gener( input clk, input rst_n, output reg data_current); //变量分配定义 reg [3:0] state_current; reg [3:0] state_next; reg data_

2021-07-26 21:18:00 6290 6

原创 异步FIFO Verilog HDL设计

异步FIFO Verilog HDL设计一.功能需求分析及模块划分 >>基本概述:FIFO (First In First Out)即是先进先出之意,其本质是特殊的RAM存储器,特殊于不能随意指定地址写入或者读出,只能够按“自底向上”写入或读出。 。。。待补充二.代码实例顶层模块module fifo1( input clk_w, input clk_r, input rst_n, input [7:0] data_in, in

2021-06-26 12:25:05 200

原创 CV论文高效阅读方法

1.读那些论文1.1对于CV领域,大体分为综述类论文和专题类论文综述论文:快速熟悉某领域发展历程、现状及子方向,了解领域内基础概念及关键词专题论文:介绍具体算法,可学习其设计思路,实验技巧,代码实现等具体技术阅读顺序:综述论文->专题论文1.2论文质量角度,读一篇高质量论文,胜读100篇 水文。最后一个网站试是有代码复现的论文https://paperswitchcode.com...

2021-06-16 09:09:17 226

原创 H.264向H.265的转变及其相关技术

H.264/AVC技术H.264 和以前的标准一样,也是 DPCM 加变换编码的混合编码模式。应用范围涵盖目前大部分的视频服务,如有线电视远程监控、交互媒体、数字电视、视频会议、视频点播和流媒体服务等。H.264的关键技术及优势H.264 编码的压缩过程,继承了以往的数字视频压缩协议,把图像分成单个宏块(16×16),以宏块为单位进行压缩。多参考帧H.264引入了每帧多达16个参考帧的参考技术,更加灵活可变。多变的帧间块选择亚像素预测加权预测帧内预测整型变换量化去块效应滤

2021-06-06 10:59:49 1161

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除