![](https://img-blog.csdnimg.cn/20190927151124774.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
FPGA/数字IC面试常考电路Verilog 设计
文章平均质量分 76
用最简洁的思路解决每一个电路设计难题
weixin_42455055
这个作者很懒,什么都没留下…
展开
-
二补数(2’scomplement)乘法算法及其Verilog实现 - 固定系数h
一种二补数固定系数乘法电路verilog实现原创 2022-05-16 01:08:42 · 3408 阅读 · 0 评论 -
单bit数据跨时钟域信号处理
一.慢到快二.快到慢的两种实现方法原创 2021-09-05 23:02:47 · 772 阅读 · 0 评论 -
FSM有限状态机(三段式)检测连续序列1101
一.FSM理论基础前期文章详细叙述了FSM,有需要的同学请访问链接:添加链接描述二.连续序列1101检测案例2.1 需求分析检测任意数字序列,若连续出现1101则表示检测到目标序列命令,输出标识信号flag,此处以“11101101011010”为例,设计三段式FSM进行检测。2.2 Verilog实现module FSM_1101( input clk, input rst_n, input FSM_1101_in, //一位输入 outp原创 2021-08-20 22:20:18 · 5164 阅读 · 4 评论 -
FSM有限状态机(三段式)-Verilog实现
一. 状态机理论基础状态机基本概念:状态机类型:一、二、三段式状态机各自的优缺点:状态机质量指标二.Verilog实现状态机例子2.1FSM实现实现11010110序列输出状态机设计module FSM_gener( input clk, input rst_n, output reg data_current); //变量分配定义 reg [3:0] state_current; reg [3:0] state_next; reg data_原创 2021-07-26 21:18:00 · 6419 阅读 · 6 评论 -
异步FIFO Verilog HDL设计
异步FIFO Verilog HDL设计一.功能需求分析及模块划分 >>基本概述:FIFO (First In First Out)即是先进先出之意,其本质是特殊的RAM存储器,特殊于不能随意指定地址写入或者读出,只能够按“自底向上”写入或读出。 。。。待补充二.代码实例顶层模块module fifo1( input clk_w, input clk_r, input rst_n, input [7:0] data_in, in原创 2021-06-26 12:25:05 · 204 阅读 · 0 评论