小明的记录学习的博客

组合逻辑是VerilogHDL设计中的一个重要组成部分。从电路本质上讲，组合逻辑电路的特点是输出信号只是当前时刻输入信号的函数，与其他时刻的输入状态无关，无关存储电路，也没有反馈电路。2.2.1 多路选择器① 多路选择器的设计思路是两个按键输入（这里命名为in_1和in_2），再设一个按键为选择选择按键（sel），输出设为led灯（out）。绘制的波形图如下2-2-1所示：图2-2-1 ② 代码编写module mux2_1（ input...

来源野火的线上视频教学，使用的是野火的Altera cycloneⅣ EP4CE10开发板，使用的硬件语言是Verilog。Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。使用的软件是Quartus II2.1 设计流程学习：点亮一个LED灯介绍：以点亮一个led灯为例子，介绍FPGA的基本设计流程，包括：① 规划设计、② 波形绘制、③ 代码编写、④ 代码编译、⑤ 仿真文件编写.