本文详细介绍了S3C2440 ARM芯片的时钟体系结构，包括FCLK、HCLK和PCLK的产生过程，以及如何通过MPLL、HDIV和PDIV进行设置。通过设置MPLLCON和CLKDIVN寄存器，可以实现不同频率的时钟。最后，文章提到了编程提升运行时钟的方法，以达到FCLK 400MHz、HCLK 100MHz和PCLK 50MHz的配置。
一、S3C2440 时钟体系结构
- S3C2440 时钟体系结构
CPU时钟总线：FCLK （up to 400MHz)
AHB高速时钟总线：HCLK (up to 136MHz)
APB外设时钟总线：PCLK (up to 68MHz)
- 如何从12MHz的晶振得到这3个时钟；
1）可以选择外部的时钟源，为晶振或是外部输入的时钟信号（EXTCLK）；
2）S3C2440内部有2个PLL（MPLL和UPLL），MPLL产生时钟用于CPU，一个产生时钟用于USB；
3）晶振的时钟经过MPLL，得到PCLK；
4）晶振的时钟经过MPLL，再经过HDIV得到HCLK；
5）晶振的时钟经过MPLL，再经过PDIV得到PCLK；
6）晶振的时钟经过UPLL，得到用于USB的时钟；
3. 如何设置MPLL，HDIV，PDIV
最低0.47元/天 解锁文章
扫一扫
246
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
