作者:Thomas Kugelstadt,德州仪器 (TI) 高级应用工程师
LVDS 是一种低压、差分信号传输方案,主要用于高速数据传输。根据 ANSI/TIA/EIA-644 规范中的定义,它是一种最为常见的差分接口。这种标准只对适合于 LVDS 应用的驱动器和接收机电气特性进行了规定。因此,它只是一种电气标准,常被一些更高级的协议标准当作其接口或物理层。
在高速模拟数字转换器 (ADC) 中使用该传输方案可在保持高转换器性能的同时实现高速数据输出。独立 ADC 必须能够驱动 PCB 线迹形式的电容性负载以及接收电路的输入逻辑。此处,ADC 输出级的一个单端驱动器会导致大量产生自开关大电流晶体管开和关的开关噪声瞬态。这些瞬态会反馈耦合至 ADC 的模拟前端,从而对其性能产生不利影响。
然而,LVDS 驱动器级在一个始终开启的 3.5 mA (典型值)电流源环境中运行(请参见图 1)。只需通过差分对导体以不同方向重新分配电流,便可形成总线上的逻辑 1 和 0。这种消除开关噪声和 EMI 的“始终开启”特性正是降低 ADC 性能的主要原因。
图 1 LVDS 驱动器和接收机
由于专为点对点信号传输而设计,LVDS 使用的是一种简单的端接方案。安装在接收机输入端的单个 100-ohm 电阻端接差分对,从而消除了反射。
由于高阻抗接收机输入,驱动器电流源的全部电流流经端接电阻,从而产生了一个 350 mV 额定值的低、差分总线电压。该电压在 1.2 V 共模电位左右摆动,其为典型驱动器输出失调电压(请参见图 2)
图 2 LVDS 总线电压电平
相比单端方案,