makefile 是一种常用于管理项目编译过程的文件。它包含了一些规则,用来指定编译哪些文件、生成哪些目标文件等。
举个例子,如果项目中有一个文件夹 "src" 存放源文件,另一个文件夹 "include" 存放头文件,可以这样写 makefile:
CC = gcc
CFLAGS = -I./include
SRCS = $(wildcard src/*.c)
OBJS = $(patsubst %.c,%.o,$(SRCS))
program: $(OBJS)
$(CC) -o $@ $^
%.o: %.c
$(CC) $(CFLAGS) -c $< -o