关于verilog开发板实践（个人记录）

本页面以流水灯为例
一，编写.v文件
如下（代码贴下面）：
module flow_led(
input CLK_50M,
input RST_N,

output reg [3:0] ledA
);

reg [23:0] counter;

always @(posedge CLK_50M or negedge RST_N) begin
if (!RST_N)
counter <= 24’d0;
else if (counter < 24’d10000000)
counter <= counter + 1’b1;
else
counter <= 24’d0;
end

always @(posedge CLK_50M or negedge RST_N) begin
if (!RST_N)
led <= 4’b0001;
else if (counter == 24’d10000000)
led[3:0] <= {led[2:0],led[3]};
else
led <= led;
end
endmodule
二，分配对应开发板的管脚
不同的开发板的管脚不一样，我的开发板分配如下：

三，下载程序

得到开发板的流水灯效果：

注意：
新建project的时候选择对应的芯片，且.v文件module名和project的文件名一致：