![](https://img-blog.csdnimg.cn/20190927151026427.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
FPGA
日常FPGA学习问题
疾风小白白
历练中的IC攻城狮
展开
-
always@(*)中的敏感变量
always@(*)中的敏感变量。原创 2022-08-24 21:32:41 · 722 阅读 · 0 评论 -
基于FPGA的串口通信
数据位为8位,停止位为1位,无奇偶校验位实现代码://******************************************************************************************// 顶层代码//*****************...原创 2020-02-25 11:45:03 · 487 阅读 · 0 评论 -
FPGA边沿检测Verilog代码
FPGA边沿检测Verilog代码(上升沿,下降沿,双边沿)实现思路:用两个一位寄存器直接异或可以实现代码实现:module edge_detect( input clk, input rst_n, ...原创 2020-02-24 11:51:58 · 683 阅读 · 0 评论 -
基于FPGA的FIFO读写实验
FIFO简介:FIFO_IP核的配置原创 2020-02-19 16:18:44 · 2720 阅读 · 0 评论 -
FPGA串口波特率与系统时钟频率关系
FPGA串口波特率与系统时钟频率关系 FPGA主板频率是50Mhz,T=20ns 9600波特率指的是9600bps,9600bit/s 然后周期是1/速率 = 1/9600 = 1.0416666667*...原创 2020-02-24 10:23:29 · 10274 阅读 · 3 评论