同一时钟域下,模块A和模块B,其中模块A为模块B的上级模块,模块A每个时钟能输出128bit的数据,而模块B每个时钟只能处理16bit的数据,则需要在模块B中增加缓冲buffer,由于这种情况,无论buffer的深度设置为多少都会被填满的时候,所以将输入的128bit的数据进行拆解为8x16,所以将buffer的宽度设置为16bit,深度设置为8,并且设置buffer_full标志位,每当模块B接收到128bit数据便将buffer_full信号拉高;每当模块B处理数据到buffer中的最后一个16bit数据时,便将buffer_full信号拉低,让模块A写入128bit数据到buffer。
同时钟域下,模块间buffer深度、宽度设置
最新推荐文章于 2023-06-13 16:08:03 发布