Digital Logical Structures
Semiconductors
Definition
Semiconductors are those materials whose electrical properties lie between conductors and insulators.
Properties of semiconductors
- Normally the electrons are shared between neighbors and there is no current flow so it behaves like a insulator(no free electrons);
- Adding heat allows some of the bonds to break so the electrons can flow, it behaves like a conductor;
- Those free electrons (negative) and holes(positive) are the carriers in the conductors.
Intrinsic Semiconductor
本征半导体: 绝对纯净不含杂质,且无晶格缺陷的半导体
- A semiconductor in which there is a balance between the number of
electrons in the conduction band and the number of holes in the valence band is called an intrinsic semiconductor.
自由电子和空穴的数量相同,就是本征半导体,只有在无杂质或者晶格缺陷的半导体中这二者才有可能相等。 - Valence Band : 一个能量范围, 价电子所在的能量范围就是价带Valence Band
- ConductionBand:激发电子所在的能量范围就导带Conduction Band
- Conductivity 随着温度的升高而升高
通常所见的半导体
Doping/ Implanting
将半导体材料和其他元素混合从而得到更好的conductivity,其实正常的半导体都不是本征半导体(Intrinsic Semiconductor),包括我们 N-type 和 P-type semiconductor.
自由电子,空穴,P/N型半导体
自由电子与空穴
- 半导体在形成共价键的过程中会共用最外层电子,在本征半导体中加热使得共价键断裂,形成自由电子和空穴.,这时候电子和空穴的数量相等,没有多子和少子的概念。 我们也可以通过在本征半导体中doping/ implanting 其他元素来获得拥有不相等自由电子和空穴的半导体., 自由电子和空穴中多数为多子少数为少子.
- 另外. 空穴实际上是不能移动的,空穴做carrier的时候依然是电子在移动(表现为空穴移动 ).
P - Type Semiconductor:
在四价silicon中掺入3三价硼B,硼为了不破坏多数元素的晶体机构B原子也要和silicon一起形成晶体(与周围Si原子形成4个共价键),这样B还需要一个电子才能达到稳定,也就是带有一个空穴hole. 这时候晶体中hole为多子,就是P-Type semiconductor(positive).
N - Type Semiconductor:
在silicon中掺入五价磷,磷也要和Si原子一起形成晶体结构但是磷原子只需要三个额外电子, 与其相邻的某一个硅原子就会多出一个电子没法形成共价键, 多出的点子就成了多子, 整个半导体就是P - Type Semiconductor(negative).
P-N Junction 和 Depletion Area(耗尽层)
- 半导体一部分掺杂成为 N-Type 一部分掺杂成为 P-Type 中间的接触面就叫做P-N Junction.
- 在PN结中由于P的空穴和N的电子互相扩散,在PN结附近相遇中和并形成了一个几乎没有carrier的区域 Depletion Area
CMOS
N/P Type MOS
[image:93046F5C-5B83-4BDA-8EB2-F84583B44AE2-960-00000D6EC78C4C48/WechatIMG3.jpeg]
N -Type 用于连接 low 电位. P - Type 用于连接 high 电位
C(Complementary)MOS
Inverter(NOT Gate)
[image:2B9F101D-2B05-4683-AB0B-AC0B2E6C91EF-960-00000E2915E114E9/截屏2020-02-14下午6.39.03.png]
NOR Gate
[image:13EE2700-FBD6-4306-A1E9-C7F395D6DA79-960-00000E352EE9A908/截屏2020-02-14下午6.39.11.png]
OR Gate = NOR Gate + Inverter
[image:84F8BF9F-B221-44B7-90CE-E4D2D13CC7BD-960-00000E4203C1682D/截屏2020-02-14下午6.39.32.png]
NAND Gate
[image:4EEC40D3-915C-4796-8DE8-3DE21AD82959-960-00000E48997B8736/截屏2020-02-14下午6.39.38.png]
AND Gate = NAND Gate + Inverter
[image:9A81AB67-AADF-44E2-BEB0-D160EAB6645F-960-00000E56B5DE08F8/截屏2020-02-14下午6.39.45.png]
Abstract Logical Gate
[image:F03BF7CF-FEE1-4ABB-AF33-057381F787CC-960-00000E5D180BDA30/截屏2020-02-14下午6.39.51.png]