组成原理：总线

总线概述

定义：总线是一组能为多个部件分时共享的公共信息传送线路。

引入原因：早期的分散连接方式不利于动态增减外设，引入总线后将外设挂接到总线即可。

总线的特点：

• 共享：总线上可以挂接多个部件，各部件之间交换信息均可以通过这组线路完成。
• 分时：同一个时刻只允许一个部件向总线发送信息，各部件分时使用总线。

总线的特性：

• 机械特性：尺寸形状等。
• 电气特性：传输方向、有效电平范围。
• 功能特性：每根传输线的功能。
• 时间特性：信号的时序关系

总线的分类：

• 按数据传输格式分为串行总线和并行总线。由于并行总线的工作频率有限，所以串行总线的数据传输率上限要远高于并行总线。
• 按总线连接的部件分为片内总线、系统总线和通信总线。片内总线在芯片内部，系统总线是计算机系统内各功能部件（CPU、主存、I/O接口）之间相互连接的总线，其又分为数据总线（双向）、地址总线（单向）和控制总线（每根线一个方向）。通信总线是计算机系统之间相互连接的总线。
• 按时序控制方式分为同步总线和异步总线。

总线结构

名称	结构	优点	缺点
单总线结构	CPU、主存、I/O接口都连接在一组系统总线上，允许各部件直接交换信息	结构简单、成本低、易于接入新设备	带宽低、负载重
双总线结构	1. CPU、主存、通道之间通过一条主存总线进行数据交换。主存总线支持突发传送，即在一个总线周期中，主设备给出一个首地址，从设备对此地址开始数个连续单元进行读出或写入 2. I/O接口与通道之间通过一条I/O总线进行数据交换	将低速的I/O设备分离出来，由通道统一管理	需要硬件支持
三总线结构	1. CPU和主存间通过主存总线传递地址、数据和控制信息。 2. CPU和各类外设通过I/O总线通信。 3. 主存和高速外设间通过DMA总线直接传送数据	提高了I/O设备的性能，使其更快地响应命令	系统工作效率低

单总线结构图：

双总线结构图：

三总线结构图：

四总线结构图：

总线的性能指标

• 总线时钟周期：即机器的时钟周期。
• 总线的时钟频率：时钟周期的倒数。
• 传输周期（总线周期）：一次总线操作所需的时间，包括申请、寻址、传输、结束四个阶段，通常由若干个总线时钟周期构成。
• 总线的工作频率：总线周期的倒数。
• 总线宽度（总线位宽）：能同时传输的数据位数。
• 总线带宽：即最大数据传输率，=总线工作频率*总线宽度。
• 总线复用：一种信号线在不同的时刻传输不同的信息，节省了空间和成本。
• 信号线数：地址总线、数据总线和控制总线的数量和。

总线操作和定时

总线定时：指总线在双方交换数据的过程中需要控制时序，其实质是一种协议或规则，主要有同步和异步两种基本定时方式。

总线周期的四个阶段：

1. 申请分配：主设备提出请求，经总线仲裁机构决定将总线使用权授予某一请求者。
2. 寻址阶段：获得使用权的主模块通过总线发出从模块地址、命令等，启动从模块。
3. 传输阶段：主从模块之间进行数据交换。
4. 结束阶段：主模块的有关信息被从系统总线上撤除。

定时方式比较：

名称	描述	优点	缺点	适用场合
同步定时方式	系统采用一个统一的时钟信号来协调发送和接收双方的传送定时关系。，在一个总线周期中，发送方和接收方可进行一次数据传送。每个总线周期都是紧挨着的。	传送速度快、总线控制逻辑简单	属于强制性同步，但不能及时进行有效性校验，可靠性较差	适用于总线长度较短、总线所连接的部件的存取时间都比较接近的系统
异步定时方式	没有统一时钟，依靠双方相互制约的握手信号实现定时控制，根据请求和回答信号的撤销是否互锁又分为不互锁（都不等）、半互锁（主等从回答）、全互锁（都等确认）三种方式	总线周期的长度不定，因而能保证工作速度相差大的部件之间通信	控制复杂、速度慢	-