gm/id 仿真
电路连接:
dc扫描gmoverid~vds
- 设置:
- 扫描:
- 结果(PMOS):gmoverid 在小于10时与vds无关
运放参数变化
负载电容变化
电流变化
180nm工艺不同阈值电压管
似乎3.3V的管子可以承受5.5V的电压
1.8V的管子也可以承受3.3V的电压
- 连接方式:
- W/L = 600n/400n
- vds = 3.3V Vgs = 0-5.5V
MOS管电容关系
- NMOS–B接地,两端电容浮空时栅电容大小
- 仿真设置
- 仿真设置
- 输出结果,栅极电压从-5V到5V的结果如下:
- 解释:对于NMOS管来说,MOS电容为p型衬底,栅压为负时,处于堆积区域。
能带图解释:
栅压更正时,氧化物与金属表面的导带Ec比价带Ev更接近费米能级EF。从而电子反型号层出现在p型衬底的MOS电容中。
-
涉及到的一些术语
- 功函数:从金属向氧化物的导带注入一个电子所需的势能
- 平带电压:半导体内没有能带弯曲时所加的栅压,此时净空间电荷为0
- 表面势:体内费米能级与表面费米能级的势垒高度
-
仿真结果,D/S浮空时,Cgg是浮空的符合低频的变化曲线。当D/S/B联合在一起时,Cgg保持定值。VG=3V
改变VG=5V时如下图
改变VG=1.2V时如下图所示,为什么VG改变时,电容大小会变呢?Cgg的曲线是通过扫描VG得到的。
工艺库参数仿真
dc仿真
print dc 参数:
signal OP("/M0" "??")
beff 85.8442u
betaeff 289.772u
cbb 184.716a
cbd -108.063a
cbdbo -108.063a
cbg -4.45168a
cbgbo -4.45168a
cbs -72.2017a
cbsbo -72.2017a
cdb -75.1528a
cdd 357.031a
cddbo 197.761a
cdg -366.935a
cdgbo -207.665a
cds 85.0562a
cdsbo 85.0562a
cgb -30.1546a
cgd -337.986a
cgdbo -178.716a
cgg 740.368a
cggbo 421.817a
cgs -372.228a
cgsbo -212.947a
cjd 408.047a
cjs 432.668a
covlgb 0
covlgd 159.27a
covlgs 159.281a
csb -79.409a
csd 89.0177a
csg -368.982a
css 359.373a
ft NaN
fug 6.58661G
gbd 1.00162p
gbs 1.00119p
gds 100.253u
gm 30.64u
gmb 12.2339u
gmbs 12.2339u
gmoverid 1.14958
ib NaN
ibe -200.276f
ibulk -276.11a
id 26.6532u
idb 200.029f
ide 26.6532u
ids 26.6532u
ig NaN
igb 0
igbacc 0
igbinv 0
igcd 0
igcs 0
igd 0
igdt 0
ige -0
igidl 0
igisl 0
igs 0
is NaN
isb 247.031a
ise -26.6532u
isub 28.4672z
pwr 5.33064u
qb -377.327a
qbi -377.327a
qd -305.417a
qdi -305.417a
qg 1.02973f
qgdovl 137.958a
qgi 1.02973f
qgsovl 156.926a
qjd -83.8236a
qjs -106.76z
qs -346.988a
qsi -346.988a
rdeff 9.25714
region 1
reversed 0
rgate 0
rgbd 0
ron 7.50378K
rout 9.97475K
rseff 9.25714
self_gain 305.627m
ueff 42.1786m
vbs 0
vdb 200m
vds 200m
vdsat 495.49m
vdsat_marg NaN
vdss 495.49m
vearly 265.859m
vgb 1.65
vgd 1.45
vgs 1.65
vgt 788.015m
vsat_marg -295.49m
vsb -0
vth 861.985m
vth_drive NaN
以上参数的含义可以在cadence help中的
user guide/spectre circuit simulator componets and device models reference中找到
其他一些常用电学参数也可以找到