宋小王琦-CSDN博客

原创第十五届蓝桥杯（电子类）EDA设计与开发项目省赛客观题

08.使用示波器测量信号时，为了尽量减小探头接入对待测信号的影响，应（）。07.在电源电路设计中，采用 LDO 的方案有哪些优势（）。10.一条 600MHz 的信号布线，应注意哪些方面（）。04.典型的 BUCK 电源电路包含哪些关键器件（）。06. PCB 设计过程中，覆铜能解决哪些问题（）。09.下列关于运算放大器的应用描述中，正确的是（）。01.常用作负载电源通断控制的元器件有（）。03.三极管常见的典型封装名称包括（）。A. 提供低阻抗的返回路径，减小 EMI。

2024-07-09 15:17:57 130

原创第十五届蓝桥杯（电子类）嵌入式设计与开发项目省赛客观题

不定项选择

2024-07-09 15:15:55 290

原创第十二届蓝桥杯电子赛 EDA设计国赛客观题真题与答案分析

精度在百分之一的是用4位表示，这里应为4702，与三位 EIA 格式类似，四位格式使用开头的数值来表示有效位，最后一位数字是乘数。使用四位格式时，具有较高的精度。触发信号为有效电平（高或低）时，输入信号进入触发器电路，置触发器为相应状态。触发信号变为无效电平后，输入信号被封锁，触发器状态保持。0805中的08指的是0.08inch，1inch=25.4mm，计算后可以填2.0。串联容值按照电阻并联计算，为75，耐压提高大于25V。3W指的是线间距，即线中心到中心的距离。滤波那肯定就是电解电容啊。

2024-04-08 21:01:34 552

原创第十二届蓝桥杯电子赛 EDA设计省赛客观题真题与答案分析

如数据传送速率为240符号/秒，而每个字符格式包含10位（1个起始位，1个停止位，8个有效数据位），这时的波特率为240 baud (波特)，比特率(有效数据位的传送速率)为240。应用戴维南等效，把Rl视为端口，电压源短路，得出端口内阻为4Ω//8Ω。令Rl等于端口内阻得Rl最大功率，此时Rl的值为8/3Ω，然后带入原式，得流过R1的电流为2A。在电路设计中，网表（netlist）是用于描述电路元件相互之间连接关系的。波特率与比特率的关系也可换算成：比特率=波特率。.xls：啥都有可能，可能是bom。

2024-04-08 20:30:16 431

原创第十三届蓝桥杯电子赛 EDA设计省赛客观题真题与答案分析

先经过一个电压跟随器，7脚输出+1V，后经过一个运算电路，分别计算两路输出后叠加，得到输出3V。在默认的情况下W是绘制导线，BCD不用解释，用过立创EDA的都明白。USB需要设计等长网络这个众所周知，其速度快，对信号完整性要求高。耳熟就对了，这几个功能全都有。不管ABC哪个高，只要有一个高那输出的就是高。这个题其实不是很友好，因为快捷键是可以更改的。滤波电容、耦合电容、谐振电容、旁路电容。仔细分析这个电路，A高B低C低，输出高。同时485设计指南里也要求等长，学习了。与功率直接相关，功率越大尺寸越大。

2024-04-08 18:41:34 904