FPGA
文章平均质量分 85
FPGA学习资料
Cascatrix
Cascatrix Official Acount
展开
-
Linux环境下Vivado和HLS功能测试
Vivado和HLS在Linux操作系统下的运行测试,与简单HLS生成的Verilog代码分析,以及HLS编译常见问题解决原创 2022-12-04 16:04:54 · 1250 阅读 · 0 评论 -
Vivado在Linux下的安装与运行
Vivado在Linux下的安装原创 2022-11-18 18:18:01 · 15067 阅读 · 2 评论 -
FPGA(三)——基于FPGA的SPI通讯协议实现
一. SPI通讯基本原理1. SPI通讯介绍2. SPI主从模块通讯规则二. SPI主从模块案例与FPGA实现1. 案例描述设计4线SPI master 模块和slave 模块,要求如下:主机模块(master)接口定义:module spi_master( input clk_40k, //时钟信号,40kHz input rst_n, //复位信号,低有效 input [7:0] data_in,原创 2021-11-23 11:48:44 · 15610 阅读 · 7 评论 -
安路SparkRoad开发板EG4S20BG256在配置过程中遇到的问题总结
一. 驱动安装过程出现的问题1. 问题描述:在连接开发板过程中,通过JTAG接口与计算机USB接口通信,在设备管理器内可以找到,如下图所示:然而在更新驱动程序后,Anlogic usb的右下角出现了一个叹号,即没有连接成功:2. 问题解决:通过多方查找和请教dl,终于发现了问题出现的原因:驱动强制数字签名。因此需要禁用驱动程序强制签名,应进行如下操作:windows设置——更新与安全——恢复——高级启动重启后选择疑难解答——高级选项——启动设置——重启——按提示键7禁用驱动程序强制签名。原创 2020-10-08 09:09:47 · 3378 阅读 · 3 评论 -
FPGA(二)——基于FPGA的UART收发模块设计
一. UART协议基本原理二. URAT收发模块的FPGA实现原创 2020-08-23 22:24:13 · 1668 阅读 · 0 评论 -
FPGA(一)——基于FPGA的CRC算法实现
一. CRC算法基本原理循环冗余检验(Cyclic Redundancy Check,CRC)模块,是数据通信中一种常用的,纠错能力很强的数据检错模块,,该检验编码常用于串行通信。CRC校验码的基本思想是利用线性编码的原理,在发送端根据要传送的k位二进制码序列,以一定规则产生一个校验用的监督码(CRC码)r位,并附在信息后面组成一个k+r位的发送码。在接收端,根据信息码和CRC码之间所遵循的规则进行检验,以确定传送过程是否出错。接收端处理方法通常有两种:计算k位序列的CRC码,与接受端的CRC比较,若原创 2020-08-14 22:18:40 · 7027 阅读 · 6 评论