基于AHB-Lite总线挂载GPIO核 (Altera DE1 SOC)
这篇文章希望给正在阅读的你,提供一下思路,毕竟我这有些东西还写得不全。本设计已经在Altera DE1 SOC 板子上实现,同时这也是个比较简单的AHB-Lite系统,未免会有不好之处,如果正在阅读的你有什么好的见解的话,欢迎留言~
注:(这篇文章中用的M0作为例子,但也可根据原理移植到M3上的哈)
1
随着VLSI工艺技术,EDA技术的迅速发展,集成电路已进入片上系统(Sy stem On Chip,简称SOC)时代。片内总线作为SOC系统集成的互连结构,可以把各个功能模块互连起来,使IP核的移植,设计复用变得容易。在市场现有的各种片内总线中,由ARM公司开发的AMBA(Advanced Microcontroller Bus Architecture)片内总线市场占有率最高,成为一种最流行的工业标准片内总线结构。本设计中所使用的AHB-Lite总线则是AMBA片内总线中一个较为简单的一种总线,只有一个Master。
2 AMBA AHB-Lite总线简介
AMBA AHB-Lite 是面向高性能的可综合设计,提供了一个总线接口来支持Master 并提供高操作带宽。AHB-lite总线的特性包括Burst传输、单边操作、非三态、宽数据位,包括64、128、256、512和1024位。AHB-Lite总线所有信号都是在时钟的上升沿进行,采用地址/数据分离的流水式操作,即先向从设备传输地址信号,后读写数据。AHB-Lite总线还可扩展APB总线来挂载低速的外设,如串口、LCD等设备。图1-1是一个具有一个 Master 的 AHB-Lite的系统,包括一个Master和三个Slave的系统框图。图1-2是一个AHB-Lite的基本传送操作。