04-Verilog学习-S_奇/偶数分频器（50%占空比）

奇/偶数分频器（50%占空比）

分频器本质是：计数器+信号翻转。

分频器的理解：以10分频为例，意思为10个clk为一个周期，在此周期的中点（第5个clk）信号翻转；以5分频为例，意思为5个clk位一个周期，在此周期的中点（第2.5个clk）信号翻转。

一、偶数分频

偶数分频很简单，按前面所述可以得到：计数到第5个clk将信号翻转，同时清零计数值。

二、奇数分频

奇数分频简单，按前面所述可以得到：计数到第2.5个clk将信号翻转，计数到第5个clk（也可以是第1个clk）将信号翻转同时清零计数值。但问题在于如何得到0.5个周期？下面具体说说：

• 原理：利用clk的上升沿与下降沿之间相差半个周期。

• 实现：

  一个计数器，以clk的上升沿进行计数；另一个计数器，则以clk的下降沿进行计数，但是计数方式相对于上面改变为：计数到第2个clk将信号翻转，计数到第5个clk（也可以是第1个clk）将信号翻转同时清零计数值。由此，得到下面的时序图：（两个红箭头所指为目标时钟的周期）