QuartusII仿真通过但上板验证不过

最新推荐文章于 2024-03-15 00:14:33 发布
最新推荐文章于 2024-03-15 00:14:33 发布
阅读量1.1k 收藏 1
点赞数 1
文章标签： fpga quartus
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43668420/article/details/117220140
版权

如果工程里面使用RAM或者ROM，并且使用“.hex”或者“.mif”文件来实现其初始化，那么这些文件存放文件夹的位置会影响结果输出，最好将其放在工程文件同目录下，或者放在“output_files”文件夹下，不然会出现仿真结果和上板验证结果不一致的情况，如下图
在这里插入图片描述

余睿Lorin
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
FPGA设计中仿真技术解决故障的方法
01-19
摘要：本文针对FPGA实际开发过程中，出现故障后定位困难、反复修改代码编译时间过长、上板后故障解决无法确认的问题，提出了一种采用仿真的方法来定位、解决故障并验证故障解决方案。可以大大的节约开发时间，提高开发效率。 　　FPGA近年来在越来越多的领域中应用，很多大通信系统（如通信基站等）都用其做数据的处理。但是过长的编译时间，在研发过程中使得解决故障的环节非常令人头痛。本文介绍的就是一种用仿真方法解决故障从而减少研发过程中的编译次数，终达到准确定位故障、缩短解决故障时间的目的。文例所用到的软件开发平台为Altera公司的Quartus II，仿真工具为ModelSim。 　　问题的提出
基于 verilog 的简易抢答器设计和 quartusII 仿真附录
12-31
虽然没有进行硬件上板调试，但功能仿真是硬件设计的一个重要步骤，能确保逻辑设计的正确性。对于初学者来说，这是一个很好的实践项目，能够锻炼他们的逻辑思维和编程能力。在后续的学习中，设计者可以考虑添加更复杂...
FPGA仿真与上板实测不一致可能的一点问题
weixin_68419175的博客
10-05 962
第一段是正确的，使用位运算在进行条件判断；第二段在仿真时可以正常运行，但在板上却没办法给PC赋成新的值，所以在写verilog的时候还是尽量使用位运算，上板子不容易出现这种错误，明明逻辑正确但无法得到预期结果。这两段代码在仿真时都可以通过，但上板后却出现不同的效果。可能的原因是*会调用乘法器，导致延迟的发生。
FPGA中关于“后仿真正常，但上板测试出错”的问题
m0_47276440的博客
11-11 2426
FPGA中关于“后仿真正常，但上板测试出错”的问题 求助帖 做的是矩阵键盘的扫描程序，后仿真的扫描波形正常： 但上板子测试的时候用chipscope看扫描的波形却是这个样子的： 有带佬分析一下是什么原因吗。 ...
使用Quartus提供的计数器IP核，仿真正常但上板无现象的问题
qq_40964256的博客
04-14 1090
如有朋友能解决此问题，希望留言告知，感激不尽~ 当前状态：未解决(实况更新) 写的顶层模块如下，主要实现将系统时钟转化为周期为500ms的时钟作为计数器的输入计数时钟： module CounterIP( CLK, nRST, Count ); input CLK; input nRST; output wire [3:0]Count; reg clk; reg [23:...
quartus烧程序的时候programmer不显示硬件怎么回事
qq_46586479的博客
06-16 3821
4、安装完成，再回到quartus软件，重新点击hardware setup界面即可。2、找到其他设备，右击更新驱动程序，点击浏览电脑查找驱动程序。问题：点击hardware setup没有识别出插入硬件。3、选择quartus安装目录下的 drivers文件夹。
FPGA - Vavido仿真通过后上板失败分析
drfcgjnkml的博客
03-09 900
FPGA仿真成功，上板有问题
FPGA学习之疑难杂症（二）——综合仿真引脚分配都没问题，为什么上板效果不对呢？
最新发布
qq_45771963的博客
03-15 650
设计5个灯，分别以2s,3s,4s,5s,6s的频率闪烁（针对参数化设计练习）综合仿真引脚分配都没问题，为什么上板效果不对呢？
quatus ii------调试利器 SignalTap II简介(基于TIGER BOARD 板子)
热门推荐
芒果爱火锅的博客
10-23 1万+
1.为什么要用SignalTap ii：   在上板运行前都需要进行仿真，Modelsim 的使用可以使 FPGA 设计的许多错误扼杀在上板运行前，但这并不代表有了 Modelsim，我们的设计就天衣无缝了。实际上，在真正的上板运行时，我们还有可能遇到这样那样的问题，原因有多种： Modelsim仿真所用 Testbench 的激励输入有时不能囊括一切可能发生的情况，或者输入的信号是无法提前获...
【FPGA学习】静态数码管实验仿真无误但是上板现象错误
weixin_45451974的博客
07-29 1987
FPGA控制数码管静态显示程序，仿真正确但是上板出错
vivado上板测试流程，FPGA
01-07
这是一个vivado软件的FPGA测试流程介绍。其中有仿真，综合，实现，引脚配置，下载。
yima3_8.zip_quartus II _编码器
09-15
4. **下载与验证**：在确保设计无误后，将编译得到的配置文件下载到目标FPGA板上，通过实际电路进行验证。可以使用示波器或逻辑分析仪观察输入和输出信号，确认译码器功能的正确实现。 3-8线译码器在数字系统中有着...
VendingMachine_quartusII_自动售货机_veriloghdl_
09-29
本项目“VendingMachine_quartusII_自动售货机_veriloghdl”利用Verilog HDL实现了一个自动售货机的模拟系统。这个系统的目标是模拟真实的自动售货机功能，包括接受硬币、识别硬币面额、存储硬币、提供商品以及找零...
Quartus-II-9.0-使用初级教程.doc
06-21
在这个阶段，我们需要根据电路板和器件的实际引脚布局，将设计中的输入输出信号分配到具体的芯片引脚上。根据提供的管脚分配表，为每个信号分配合适的引脚位置。 最后，整体编译项目。点击工具栏的“Start ...
基于MATLAB与QUARTUSII的FIR滤波器设计与验证.zip
10-16
在FPGA验证阶段，QUARTUSII提供了仿真工具，可以使用激励信号测试滤波器的硬件实现。此外，还可以利用硬件在系统编程（JTAG）将设计下载到实际的FPGA板上，进行实时性能验证。通过比较MATLAB软件仿真结果和FPGA硬件...
关于时钟相位差仿真和下板现象不同的一些想法
qq_44404407的博客
02-05 497
文章目录环境问题描述解决追溯问题源头总结 环境 AB口都是8bit数据位宽，2k深度。 Mif文件是255-0的周期数据，A口写入0-255的周期数据，B口写入255-0的周期数据。 问题描述 这两天遇到了一个问题，在使用双口RAM ip核的时候（读后写模式），仿真现象是过了的，但是下板现象却不过。 仿真在addra=2042应该读出doa=5,但是下板的时候发现doa读出了250。（手动狗头） 找了很久也没有找到bug，因为从cea写入等角度来看，都是ok的，读后写，应该先读出5再写入250，这很是让
Quartus 上板验证
Lily4801的博客
01-11 454
Signal Tap逻辑分析仪、Signal Probe和LAI工具可用于以系统速度探测和调试RTL信号。一、有哪些工作可以对RTL进行monitor（跟踪）二、Signal Probe。图 Probe调试流程图。
FPGA设计开发中应用仿真技术解决故障的方法
weixin_30537451的博客
12-23 236
问题的提出系统开发在上板调试过程中，有时候出现的bug是很极端的情况或很少出现的情况，而现在通常的做法是：在故障出现的时候通过SignalTap把信号抓出来查找其问题的所在、修改程序；在改完版本后，先要对整个工程进行重新编译，然后再上板跑版本进行验证，看看故障是否解决。这样就会出现三个问题：①有时候故障很难定位，只知道哪个模块出错，很难定位到具体的信号上，给抓信号带来麻烦。如果故障定位不准确，漏抓...
关于FPGA设计仿真和硬件实测不一致问题
weixin_30666753的博客
01-05 596
总结了一下本人项目中遇到的类似问题, 大家如果遇到可以从以下方面着手检查bug.1.寄存器未给初值; 一个良好的习惯就是每个寄存器变量都要在reset里面预先定义初值. 看下面一个例子:reg [1:0] unini;always@(posedgeclk or negedge rst)begin if(~rst) ;//未给定初值 else be...
Quartus与ModelSim联合仿真流程文档 (2).docx
11-13
QuartusII通过开放的接口，允许用户接入这些第三方高级仿真工具，以提升设计验证的精确性和灵活性。 本文档的核心内容将涉及以下知识点： 1. FPGA设计验证方法：功能仿真与时序仿真的区别和应用场景。 2. Quartus...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

余睿Lorin

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值