ARM异常处理

ARM异常处理

1. 异常

• 概念：

处理器在正常执行程序的过程中可能会遇到一些不正常的事件发生，这时处理器就要将当前的程序暂停下来转而去处理这个异常的事件，异常事件处理完成后再返回到被异常打断的点继续执行程序

2. 异常处理机制

• 不同的处理器对异常的处理的流程大体相似，但是不同的处理器在具体实现的机制上有所不同；比如处理器遇到哪些事件认为是异常事件，遇到异常事件后处理器有哪些动作、处理器如何跳转到异常处理程序，如何处理异常、处理完异常之后又如何返回到被打断的程序继续执行等，我们将这些细节的实现称为处理器的异常处理机制

3. ARM异常源

• 概念：

导致异常产生的事件称为异常源

• ARM异常源

FIQ快速中断请求引脚有效

IRQ外部中断请求引脚有效

Reset复位电平有效

Software Interrupt执行swi指令

Data Abort数据终止

Prefetch Abort指令预取终止

Undefined Instruction遇到不能处理的指令

4. ARM异常模式

• 异常模式

异常源	FIQ	IRQ	Reset SWI	Data Abort Prefetch Abort	Undef Instruction
异常模式	FIQ	IRQ	SVC	Abort	Undef

5. ARM异常响应

• ARM产生异常后的动作（自动完成）

（1）拷贝CPSR中的内容到对应异常模式下的SPSR_

（2）修改CPSR的值

修改中断禁止位禁止相应的中断

修改模式位进入相应的异常模式

修改状态位进入ARM状态

（3）保存返回地址到对应异常模式下的LR_

（4）设置PC为相应的异常向量（异常向量表对应的地址）

6. 异常向量表

• 异常向量表

  • 异常向量表的本质是内存中的一段代码32byte
  • 表中为每个异常源分配了四个字节的存储空间
  • 遇到异常后处理器自动将PC修改为对应的地址
  • 因为异常向量表空间有限一般我们不会在这里写异常处理程序，而是在对应的位置写一条跳转指令使其跳转到指定的异常处理程序的入口

  注意：ARM的异常向量表的及地址默认在0x00地址，但可以通过配置协处理器来修改其地址

7. 异常返回

• ARM异常返回动作（自己编写）
  • 将SPSR_的值复制给CPSR使处理器恢复之前的状态
  • 将LR_的值复制给PC使程序跳转回被打断的地址继续执行

8. 异常优先级

• 多个异常同时产生时的服务顺序

Reset

Data Abort

FIQ

IRQ

Prefetch Abort

Software Interrupt

Undefined Instruction

9. FIQ和IRQ

• FIQ的响应速度比IRQ快

FIQ在异常向量表位于最末

可直接把异常处理写在异常向量表之后，省去跳转

FIQ模式有5个私有寄存器（R8-R12）

执行中断处理程序前无需压栈保存寄存器，可直接处理中断

FIQ的优先级高于IRQ

两个中断同时发生时先响应FIQ

FIQ可以打断RIQ，但RIQ打断FIQ

10.流水线

11. 指令流水线

• ARM指令流水线

ARM7采用3级流水线

ARM9采用5级流水线

Cotrex-A9采用8级流水线

注意：虽然流水线级数越来越多，但都是在三级流水线的基础上进行了细分

• PC的作用（取指）

不管几级流水线，PC指向的永远是当前正在取指的指令，而当前正在执行的指令的地址为PC-8

12. 多核处理器

• 多核处理器

即一个SOC中集成了多个CPU

• 作用

不同的线程可以运行在不同的核心中，做到真正的并发

• 资源

多核处理器共用外设与接口资源