- 博客(7)
- 收藏
- 关注
原创 AXI_HP
ZYNQ AXI协议学习(AXI_HP)在ZYNQ AXI文章中介绍了 HP接口用于访问DDR和OCMvivado版本用的2019,创建一个带HP接口的IP核(先分析官方的Demo,后续给出自己工程代码)IP配置在这个IP里面,接口就比AXI_Lite多很多了,首先还是附上整理的接口分析端口信号status INIT_AXI_TXN 这个代码的开始信号 TXN_DONE 数据对比无误(整个Demo是读写数据进行对比) ERROR 出错信号Write
2021-06-07 15:55:28 1627
原创 AXI_lite_PL
ZYNQ AXI协议学习(AXI_Lite,PL端为主机)上一篇文章分析了AXI_Lite总线PS端为主机,PL端为从机的通讯方式创建一个AXI_lite接口的IP核(PL为主机)vivado版本用的2019对于上面一些端口的理解status,状态组里面,INIT_AXI_TXN是一个开始触发信号,ERROR和TXN_DONE是用来判断读写错误和读写完成的信号还是和上一篇文章一样,先在线仿真,在进行代码得分析写操作(PL->PS)使用官方的代码进行在线DEbug,分析代码注:图上
2021-06-01 10:19:24 254
原创 AXI_Lite_PS
ZYNQ AXI协议学习(AXI_Lite)上一篇文章大致介绍了AXI总线的基本知识。AXI的详细介绍参考手册UG-1037创建一个AXI_lite接口的IP核(PL为从机,PS为主机,选择8个寄存器,位宽32)vivado版本用的2019上面是创建好后的端口列表(input和output是对于PL端,PS端则相反),AXI_Lite使用的是GP接口对于上面一些端口的理解选择的是32位宽,读写数据就是32位的寄存器reg选择8个寄存器,地址宽度就是5(这个位宽是根据所选寄存器个数计算出来的)
2021-05-27 10:18:38 307
原创 ZYNQ AXI
ZYNQ AXI协议学习(本系列是学习笔记,若有错误请指出,谢谢)AXI协议是ARM公司AMBA3.0的升级版AXI包含3种类型接口AXI4:主要面向高性能地址映射通信的需求,面向地址映射的接口,在单地址传输的情况下最大允许256个时钟周期的数据突发长度AXI4-Lite: 是一个轻量级,适用于数据量小的地址映射通信总线,占用较少资源AXI4-Stream: 不需要考虑地址映射,用于高速数据传输AXI工作模式AXI4和AXI4-Lite 包含5个不同的通道 读地址通道 写地址通道 读
2021-05-26 11:22:58 385
原创 JPEG解码实例
JPEG解码实例JPEG标准推荐的亮度、色度DC、AC Huffman编码表上一篇文章介绍了JPEG的文件格式,DHT表示的Huffman编码表整理完成后,和上面链接的编码表其实是一样的JPEG的文件格式使用图片工具制作了一个8*8的红色块,查看16进制数据图中标出了JPEG的段标识符从FFDB开始查找(FFE0 FFE1不太重要这里忽略)FFDB标识符,量化表ffdb 0043 0003 0202 03020203 0303 0304 0303 0405 0805 0504 0405
2021-04-15 17:44:41 230
原创 JPEG的文件格式
JPEG的文件格式JPEG图片格式组成部分:SOI(文件头)+APP0(图像识别信息)+[APPn(0xFFEn)]可选+ DQT(定义量化表)+SOF0(图像基本信息)+ DHT(定义Huffman表) + DRI(定义重新开始间隔)+ SOS(扫描行开始)+ EOI(文件尾)其中粗体部分是必须的,下面我就来解释一下这些信息吧。JPEG的文件分为若干个块,以FF开头,如下图所示第一列是标记符,第二列十六进制数据,第三列含义将一个JPEG格式的图片去掉后缀,使用sublime等软件可以直接查看
2021-04-13 17:20:38 1374
转载 JPEG
JPGE算法注:写这个的原因是想自己用FPGA实现JPGE编码与解码这篇文章是整理自一位大佬的文章:JPEG算法解密JPEG编码算法步骤:1.将图像分为“重要部分”和“不重要部分”2.去除不重要的部分3.保存第一步:图像分割将图像分割为8*8的小块第二步:颜色空间转换 RGB->YCbCrY表示亮度,Cb和Cr表示绿色和红色的色差值Y = Kr*R +(1-Kr-Kb)*G + Kb*B; 理论值:Kr = 0.299 Kb = 0.114=> Y
2021-04-07 10:33:55 355
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人