![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
ZYNQ
CL很远
一名嵌入式开发者,不定期更新学习笔记
展开
-
AXI_HP
ZYNQ AXI协议学习(AXI_HP)在ZYNQ AXI文章中介绍了 HP接口用于访问DDR和OCMvivado版本用的2019,创建一个带HP接口的IP核(先分析官方的Demo,后续给出自己工程代码)IP配置在这个IP里面,接口就比AXI_Lite多很多了,首先还是附上整理的接口分析端口信号status INIT_AXI_TXN 这个代码的开始信号 TXN_DONE 数据对比无误(整个Demo是读写数据进行对比) ERROR 出错信号Write原创 2021-06-07 15:55:28 · 1553 阅读 · 0 评论 -
AXI_lite_PL
ZYNQ AXI协议学习(AXI_Lite,PL端为主机)上一篇文章分析了AXI_Lite总线PS端为主机,PL端为从机的通讯方式创建一个AXI_lite接口的IP核(PL为主机)vivado版本用的2019对于上面一些端口的理解status,状态组里面,INIT_AXI_TXN是一个开始触发信号,ERROR和TXN_DONE是用来判断读写错误和读写完成的信号还是和上一篇文章一样,先在线仿真,在进行代码得分析写操作(PL->PS)使用官方的代码进行在线DEbug,分析代码注:图上原创 2021-06-01 10:19:24 · 231 阅读 · 0 评论 -
AXI_Lite_PS
ZYNQ AXI协议学习(AXI_Lite)上一篇文章大致介绍了AXI总线的基本知识。AXI的详细介绍参考手册UG-1037创建一个AXI_lite接口的IP核(PL为从机,PS为主机,选择8个寄存器,位宽32)vivado版本用的2019上面是创建好后的端口列表(input和output是对于PL端,PS端则相反),AXI_Lite使用的是GP接口对于上面一些端口的理解选择的是32位宽,读写数据就是32位的寄存器reg选择8个寄存器,地址宽度就是5(这个位宽是根据所选寄存器个数计算出来的)原创 2021-05-27 10:18:38 · 264 阅读 · 0 评论 -
ZYNQ AXI
ZYNQ AXI协议学习(本系列是学习笔记,若有错误请指出,谢谢)AXI协议是ARM公司AMBA3.0的升级版AXI包含3种类型接口AXI4:主要面向高性能地址映射通信的需求,面向地址映射的接口,在单地址传输的情况下最大允许256个时钟周期的数据突发长度AXI4-Lite: 是一个轻量级,适用于数据量小的地址映射通信总线,占用较少资源AXI4-Stream: 不需要考虑地址映射,用于高速数据传输AXI工作模式AXI4和AXI4-Lite 包含5个不同的通道 读地址通道 写地址通道 读原创 2021-05-26 11:22:58 · 345 阅读 · 0 评论