FPGA设计
文章平均质量分 86
大收藏家
这个作者很懒,什么都没留下…
展开
-
PWM模块原理及简单的设计思路
PWM模块原理及简单的设计思路1. 什么是PWM信号PWM可以算是数字电路中的“独臂”神通,“独臂” - 只需一根线;“神通” - 在很多关键的应用中起到栋梁的作用。PWM(脉宽调制 Pulse Width Modulation)从字面意思上讲它是一种“调制”方式,调制就意味着在某些载波信号上携带了某些的信息,通过解调的过程就可以得到其携带的信息,这些信息的属性由PWM的产生端定义,总之在这一根仅仅发生0、1交替变化的信号线上可以做出很多文章。2. 芯片的PWM引脚输出的波形可能是下面这样3原创 2021-10-09 21:15:23 · 11194 阅读 · 5 评论 -
用Xilinx的FPGA实现HDMI(DVI)接收器
用Xilinx的FPGA实现HDMI(DVI)接收器1. 问题-HDMI接收器1.1 ADV7511一般来说,如果要使用HDMI作为视频收发协议的话,会配置关于HDMI的编解码芯片。常见的有ADV7511(HDMI发送器)和ADV7611(HDMI接收器)。这样开发者关于HDMI的设计部分可以转化为与HDMI接收或者发送芯片的数据交互。利用FPGA进行设计时,有的FPGA有HDMI接口,却没有HDMI编解码芯片。这个时候要如何使用HDMI接口呢?一种方案是通过FMC接口外置HDMI模块子卡,这样就可原创 2020-07-31 20:51:49 · 8204 阅读 · 6 评论 -
HDMI介绍及硬件实现原理
HDMI介绍及硬件实现原理1. HDMI接口HDMI是新一代多媒体接口标准。全称为(High-Definition Multimedia Interface),高清晰多媒体接口。HDMI能够同时传输视频和音频,简化了设备的接口和连线。同时,提供了更高的数据传输带宽,可以传输无压缩的数字音频及高分辨率视频信号。HDMI接口如下图所示:HDMI向下兼容DVI(数字视频接口,只能用来传输视频,而不能同时传输音频)。DVI和HDMI接口协议在物理层均使用TMDS标准传输音视频数据。DVI接口如下图所示:原创 2020-07-31 19:37:55 · 10244 阅读 · 0 评论 -
Xilinx FPGA中如何设置LVDS差分信号
Xilinx FPGA中如何设置LVDS差分信号1. 什么是lvds差分信号(选自百度百科)LVDS(Low Voltage Differential Signal)是一种低振幅差分信号技术。它使用幅度非常低的信号(约250mV)通过一对差分PCB走线或平衡电缆传输数据。它能以高达数千Mbps的速度传送串行数据。由于电压信号幅度较低,而且采用恒流源模式驱动,故只产生极低的噪声,消耗非常小的功率,甚至不论频率高低功耗都几乎不变。此外,由于LVDS以差分方式传送数据,所以不易受共模噪音影响。LVDS最早是原创 2020-07-30 13:35:24 · 11475 阅读 · 6 评论 -
Xilinx工具JTAG-HS2的使用
Xilinx工具JTAG-HS2的使用我使用的板子为digilent公司的genesys2开发板,前段时间板子坏了,接通电源后开发板依旧没电,于是返厂维修,回来后电源那块稍微有些变好,接通电源后有电,但是维修人员说下载器坏掉了,给赔了一个JTAG-HS2回来,所以这个新玩意怎么用呢?在淘宝上digilent店铺描述是这样的简言之,就是可以像JTAG一样烧录数据到FPGA开发板。并且JTAG能做的事它都可做。所以,应该接在开发板上哪里呢?如下图J19位置,这个就是开发板上预留的JTAG端口,将JT原创 2020-07-29 23:50:26 · 3306 阅读 · 0 评论 -
如何确定SD卡中文件的物理地址
如何确定SD卡中文件的物理地址1. 问题的提出在使用verilog进行设计的时候,当我们使用FPGA的SD卡资源时,比如说将SD卡中的数据读到FPGA的芯片中(SD卡中的数据可以从PC机中写入),我们需要确定设计从SD卡的哪个地址开始读数据,用winhex软件就可以很好解决这个问题。2. winhex软件的使用1.SD卡初始化SD卡使用前最好进行格式化,而且存入SD卡中的数据需要转换为二进制(bin)文件,可以使用matlab或其他工具进行转换。2. winhex的使用将SD卡插入读卡器,将读原创 2020-07-28 13:04:41 · 2678 阅读 · 0 评论 -
Verilog中三态门输入输出的使用
Verilog中利用三态门设计输入输出端口1. 设计中遇到的问题在利用Verilog进行硬件设计的时候,有时,我们需要设计一些总线,总线既可以输入又可以输出,我们会将端口设置为inout型,那么,这种类型的端口在模块内部是如何使用的呢?2. 什么是高阻态?高阻态是一个数字电路里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定的。简介:在电子学中,高阻原创 2020-07-28 11:23:08 · 8776 阅读 · 0 评论 -
Memory的例化使用与FPGA中ram的替换解决方案
Memory的例化使用与FPGA中ram的替换解决方案1. 使用寄存器组(Memoeies)的目的Memoeies,此处指由reg变量组成的寄存器数组。例化memories的目的是(1) verilog中的书写的Memories是可以综合,并在FPGA上运行的。为了尽量少的使用IP,同时设置好memories的时序,以便于后期使用的IP的替换。一般按照经验来说,当一个memories的使用小于2kbit时,是可以直接使用寄存器组进行设计的,当使用的Memories大于2kbit,考虑功耗面积等约束,寄原创 2020-07-08 20:21:33 · 2465 阅读 · 0 评论 -
二进制(Binary)与格雷码(Gray)之间的相互转换
二进制(Binary)与格雷码(Gray)之间的相互转换本文参考明天20度的文章,在其基础上进行总结,并书写自己的代码。1.格雷码介绍格雷码最大特点是相邻两数间只有一个位元改变,为无权数码。格雷码的构造方法:直接排列以二进制为0值的格雷码为第零项,第一项改变最右边的位元,第二项改变右起第一个为1的位元的左边位元,第三、四项方法同第一、二项,如此反覆,即可排列出n个位元的格雷码。格雷码(Gray code)是1880年由法国工程师Jean-Maurice-Emlle Baudot发明的一种编码,是原创 2020-07-07 12:48:46 · 2931 阅读 · 0 评论 -
利用FPGA自带RAM资源设计同步FIFO
利用FPGA自带RAM资源设计同步FIFO1、同步FIFO设计的基本原理2、RAM前期准备,3、同步FIFO的标志信号用questasim进行仿真结果如下所示:代码如下所示:利用xilinx开发板自带的ram资源来构造一个同步FIFO使用的开发板为genesys21、同步FIFO设计的基本原理同步FIFO设计的基本原理为,一个读指针,一个写指针,(读写指针位宽为RAM地址位宽加1),(最高位为标志位)复位时,读写指针均指向0x00位置,FIFO为空,进行写操作时,先写入数据,写指针加1,进行读操作时原创 2020-07-06 19:29:07 · 1626 阅读 · 0 评论