锁相环(PLL)专题一：鉴相器PD

最近可爱的金老师给我们上了PLL的课程。
当然这个课程是贯穿着模数电和自动控制理论的。
其实细细想来，没有学过自动控制理论，要进行系统的设计和仿真，真的挺困难的，甚至就连一个滤波器的仿真也很难。对于零点极点什么的对系统的影响根本一无所知。如果有幸考上研究生了，一是要补一下对于系统的理解这一块的知识，二是要完成之前定下的微波元件那一块的内容。

说回PLL。PLL是由 PD（鉴相器）、LF（环路滤波器，通常是低通）、VCO（压控振荡器）构成。

今天先来说PD：PD也就是鉴相器，其基本功能就是将相位误差转换成输出电平，且最好保证他们是线性关系。
即Δθ=K*Ud
Ⅰ型鉴相器是模拟乘法器鉴相器，其基本原理推导如下：

仿真如图：

这里我做了一个移相器，通过调整相位差，得到了不同的输出电压，由于系统的各种近似，这里相位差差不多和输出电压是正相关的，并不是严格线性的（事实上也并不存在理想的线性系统）。

Ⅲ型PD，JK触发器PD，原理如下：

仿真和结果如下：

可以看到仿真结果很理想。

其实还有其他类型的PD，但是由于仿真效果并不是很好，就不放出来了。有兴趣的同学可以加我QQ459007310交流。

PD很多还是数模混合的，在仿真软件中跑并不理想，在实际中也需考虑转接处的电平匹配关系。

最后要感谢我可爱的同学冰淇淋分享给我的笔记。我自己的字太丑啦。

谢谢观看