介绍两款RISCV汇编模拟器

已于 2024-10-10 15:51:20 修改
阅读量1.1w 收藏 69
点赞数 21
分类专栏： RISCV 文章标签： risc-v
于 2021-10-04 16:37:45 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44126785/article/details/120604371
版权
本文介绍了两款RISCV汇编模拟器——RARS和emulsiV，帮助初学者更好地理解汇编语言。RARS提供了一个友好的界面，支持代码编写、编译和调试，而emulsiV则是一款在线模拟器，让指令执行过程更加直观。通过这两个工具，学习者可以深入理解汇编指令的工作原理。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

介绍两款RISCV汇编模拟器

前言

  初学汇编时，很多人都会对汇编指令的操作产生疑惑，不明白指令是如何运行的。
  下面介绍两款RISCV汇编模拟器，帮助大家更好的理解汇编语言。

一、RARS

  打开RARS，我们可以看到如图所示的界面：
在这里插入图片描述
  点击在这里插入图片描述可以新建空白页，用于写代码。点击在这里插入图片描述可以从文件夹中打开写好的程序。下面以一篇写好的冒泡排序代码为例：
在这里插入图片描述  点击在这里插入图片描述进行编译。可以得到下图：
在这里插入图片描述  后点击在这里插入图片描述可以运行程序。点击在这里插入图片描述可单步调试。

RARS下载地址：https://github.com/TheThirdOne/rars
想要使用RARS需要配置Java环境，jdk下载地址：https://www.oracle.com/java/technologies/javase-jdk11-downloads.html

二、emulsiV

  这是一款在线模拟器，简单易上手，对指令的走向更加直观，大家可以自己探索。
链接：https://eseo-tech.github.io/emulsiV/

RISC-V ISA Simulator系列之spkie简介
探索未知，成就非凡
03-13 923
是。
RISC-V 开源模拟器环境构建
popebl的博客
03-29 3428
RISC-V 开源模拟器环 mirrors / riscv / riscv-gnu-toolchain · GitCodehttps://gitcode.net/mirrors/riscv/riscv-gnu-toolchain 这里提供源码下载链接：https://pan.baidu.com/s/1KTckAhgQTcqStdgAK8yJ8g 提取码：p8my mirrors / riscv / riscv-isa-sim · GitCodeSpike, a RI..
RISC-V编程——冒泡排序
weixin_44126785的博客
09-24 6363
RISC-V编程——冒泡排序 刚接触RISCV指令集架构。下面是参考计算机组成与设计riscv版这本书写下的汇编代码。 模拟器为rars 1.5版本。RV32 #冒泡排序 #两个循环达成 #v，n保存在a0和a1中。i,j保存在s3和s4中。s5和s6用于复制保存v,n。 #t0,t1,t2做临时寄存器 .data v: .word 12,13,6,9,1,4,3,10,8 .text sort: addi sp,sp,-20 sw ra,16(sp)
编写第一个RISC-V程序
techdashen的博客
06-29 1563
然后使用 addi 指令将 a0 加 1，t1 加 1，继续下一次循环。可以下载最新的稳定版本，当前为1.6 https://github.com/TheThirdOne/rars/releases/tag/v1.6。首先使用 li 指令将 1 和 100 分别存储到寄存器 a0 和 a1 中，然后使用 li 指令将寄存器 t0 的初始值设为 0，用于累加和。在每次循环中，使用 add 指令将 a0 的值加到 t0 中，如果相等则跳出循环，程序结束，t0 中存储了 1 到 100 的和。
RISC-V-Simulator：RISC的简单模拟器-V
02-23
RISC-V仿真器 RISC的简单模拟器-V 指数 项目介绍 代码说明 1.项目简介 在这个项目中，我制作了简单的单周期RISC-V模拟器，该模拟器可以执行add，addi，beq，jal，jalr，ld和sd。 我实现了部分源代码，这是下面的过程。 默认情况下，主要骨架代码来自我的课程。 根据RISC-V的流水线模型，我的代码由5个模块组成，分别是“指令提取”，“解码”，“执行部分”，“内存”，“回写” 2.代码说明 在解释之前，让我介绍一下骨架代码的一些修改。 初始化部分，由于易于解码，我制作了一个数组，该数组指示从LSB到[31]的32位。 指令获取 计算机的基本地址单位是8位，即1个字。 RISC-V使用4字指令，因此程序计数器是4的倍数。但是，该程序（模拟）正在逐一读取十六进制指令。 解码 在解码部分中，模块应解码指令并从寄存器文件中读取数据。 在本节中，我们应该指定在执行，加
riscv-tools：RISC-V工具（ISA模拟器和测试）
02-20
riscv工具 该存储库包含一组RISC-V模拟器和其他工具，包括以下项目： ，在ISA模拟器 ，一系列ISA级测试 ，模拟器可执行的所有RISC-V操作码的枚举 ，其中包含bbl （用于Linux和类似OS内核的启动加载程序），以及pk （用于服务系统的代理内核），该代理内核通过将目标计算机应用程序转发到主机来调用目标计算机应用程序 此后，以前通过此存储库维护的几种RISC-V工具已被上游传输到其父项目，因此不再包含在此处。 您最喜欢的软件发行版应该已经包含这些上游工具的软件包，但是如果没有，则这里是我的一些收藏夹： 您最喜欢的软件发行版可能已经包含包含RISC-V交叉编译器的软件包，这可能是入门的最快方法。 在撰写本README（2019年3月）时，我可以轻松找到ALT Linux，Arch Linux，Debian，Fedora，FreeBSD，Mageia，OpenMa
[手搓 RISC-V 高性能模拟器]笔记一
lbai7134的博客
04-02 501
中科院软件所 PLCT Lab公开课《手搓 RISC-V 高性能模拟器》笔记1
RISC-V模拟器 Rimulator
HGGshiwo的博客
04-10 5694
riscv正确编译方法：riscv-gnu-toolchain 但是我没装linux虚拟机。也不想在虚拟环境下编译。于是做了一个模拟器，模拟指令选择操作，并查看寄存器结果。 目前实现的指令有： add addi sub sll slli and andi bge beq bne slr slri xor xori sd ld jal jalr 栈的大小为64*8，指令长度为32位。 模拟器位置：https://hggshiwo.github.io/emulator.html 有任何建议或者问题，欢迎分享。
汇编语言编程模拟器安装程序WenMASM 2.70（中文版）
03-23
汇编语言编程模拟器安装程序WenMASM 2.70（中文版），在Windows上进行汇编编程
java图形界面源码-Jupiter:RISC-V汇编器和运行时模拟器
06-05
汇编器和运行时模拟器。 它是用 Java 编写的，能够模拟基本整数 ISA（ I扩展）加上M和F扩展（ RV32IMF ）的所有指令，包括用户级指令集手册1 中描述的所有伪指令。 它的开发考虑到它可以用于各种课程，例如：计算机...
RISCV汇编指令集,riscv汇编中文手册,C,C++源码.rar
10-10
除了手册和源码，还可以结合模拟器（如SpinalHDL或QEMU）进行实践，通过实际运行和调试汇编代码来加深理解。同时，参加在线社区和论坛，如RISC-V基金会官网，可以获取最新的技术动态和交流经验。 总之，RISC-V汇编...
riscv_em：简单的risc-v模拟器，能够运行Linux，用C编写
02-05
riscv_em：简单的risc-v模拟器，能够运行Linux，用C编写
rars:RARS-RISC-V汇编程序和运行时模拟器
05-14
RARS-RISC-V汇编程序和运行时模拟器 RISC-V汇编器，模拟器和运行时RARS将汇编和模拟RISC-V汇编语言程序的执行。 它的主要目标是为开始使用RISC-V的人们提供一个有效的开发环境。 特征 RISC-V IMFDN基础（riscv32和riscv64） 多个匹配MARS或SPIKE行为的系统调用。 支持使用断点和/或ebreak进行调试 从伪指令到机器码的中间步骤并排比较 使用打开的文件或目录的多文件程序集 文献资料 可在上找到有关受支持的，，等的文档。 可以通过帮助菜单访问下载内容中包含的文档。 下载 RARS作为可执行jar分发。 您至少需要Java 8才能运行它。 可以在找到最新的稳定版本，可以在找到具有最新发展的，并且包含以前所有带有发行说明的稳定发行版。 或者，如果您希望制作自己的jar和/或修改代码，则应使用git clone https://gith
riscv-isa-sim:RISC-V 功能 ISA 模拟器
07-03
RISC-V ISA 模拟器 作者 : Andrew Waterman, Yunsup Lee 日期 : 2011 年 6 月 19 日 版本：（在版本控制下） 关于 RISC-V ISA Simulator 实现了一个或多个 RISC-V 处理器的功能模型。 构建步骤 我们假设 RISCV 环境变量设置为 RISC-V 工具安装路径，并且 riscv-fesvr 包安装在那里。 $ mkdir build $ cd build $ ../configure --prefix=$RISCV --with-fesvr=$RISCV $ make $ [sudo] make install 编译和运行一个简单的 C 程序 安装spike（参见构建步骤）、riscv-gnu-toolchain 和 riscv-pk。 编写一个简短的 C 程序并将其命名为 hello.c。 然后，将其编译
用C编写的汇编模拟器
07-27
用C语言编写程序，实现汇编模拟器，其中分为六个部分的代码，实现模拟的从易到难
Assembly-Simulator:一个简单的汇编模拟器
06-13
装配模拟器 一个简单的汇编模拟器
riscv的c语言编译,RiscV汇编介绍(1)-编译过程
weixin_31499719的博客
05-18 2126
把高层的c/c++源文件转化为可执行文件的过程如下图所示(linux操作系统为例)：以hello.c程序为例，我们看下编译,汇编，链接到生产可执行文件的过程。1.hello.c代码如下：#include int main(void){printf("Hello World!\n");return 0;}2.预处理hello.c，生产hello.i 文件，预处理主要展开宏定义，处理条件编译指令；处理...
基于Java的Jupiter RISC-V汇编及模拟器设计源码
最新发布
10-04
该项目为基于Java实现的Jupiter RISC-V汇编及模拟器，共包含400个文件，包括201个Java源代码文件、63个汇编代码文件、62个PNG图片文件、22个CSS样式文件、7个字体文件、5个Markdown文件、5个文本文件、4个JAR包文件...
RISC-V模拟器指南：franzflasch/riscv_em 开源项目
gitblog_01143的博客
08-21 755
RISC-V模拟器指南：franzflasch/riscv_em 开源项目 riscv_emSimple risc-v emulator, able to run linux, written in C. 项目地址:https://gitcode.com/gh_mirrors/ri/riscv_em 项目介绍 RISC-V模拟器 是一个由GitHub用户franzflasch维护的针对RISC-...
评论 8
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

邶风，

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值