介绍两款RISCV汇编模拟器

已于 2024-10-10 15:51:20 修改
阅读量9.8k 收藏 64
点赞数 17
分类专栏： RISCV 文章标签： risc-v
于 2021-10-04 16:37:45 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44126785/article/details/120604371
版权
本文介绍了两款RISCV汇编模拟器——RARS和emulsiV，帮助初学者更好地理解汇编语言。RARS提供了一个友好的界面，支持代码编写、编译和调试，而emulsiV则是一款在线模拟器，让指令执行过程更加直观。通过这两个工具，学习者可以深入理解汇编指令的工作原理。
摘要由CSDN通过智能技术生成

介绍两款RISCV汇编模拟器

前言

  初学汇编时，很多人都会对汇编指令的操作产生疑惑，不明白指令是如何运行的。
  下面介绍两款RISCV汇编模拟器，帮助大家更好的理解汇编语言。

一、RARS

  打开RARS，我们可以看到如图所示的界面：
在这里插入图片描述
  点击在这里插入图片描述可以新建空白页，用于写代码。点击在这里插入图片描述可以从文件夹中打开写好的程序。下面以一篇写好的冒泡排序代码为例：
在这里插入图片描述  点击在这里插入图片描述进行编译。可以得到下图：
在这里插入图片描述  后点击在这里插入图片描述可以运行程序。点击在这里插入图片描述可单步调试。

RARS下载地址：https://github.com/TheThirdOne/rars
想要使用RARS需要配置Java环境，jdk下载地址：https://www.oracle.com/java/technologies/javase-jdk11-downloads.html

二、emulsiV

  这是一款在线模拟器，简单易上手，对指令的走向更加直观，大家可以自己探索。
链接：https://eseo-tech.github.io/emulsiV/

邶风，
关注
专栏目录
riscv的c语言编译,RiscV汇编介绍(1)-编译过程
weixin_31499719的博客
05-18 2039
把高层的c/c++源文件转化为可执行文件的过程如下图所示(linux操作系统为例)：以hello.c程序为例，我们看下编译,汇编，链接到生产可执行文件的过程。1.hello.c代码如下：#include int main(void){printf("Hello World!\n");return 0;}2.预处理hello.c，生产hello.i 文件，预处理主要展开宏定义，处理条件编译指令；处理...
探索计算机架构的奥秘：RISC-V 模拟器
gitblog_00056的博客
06-13 255
探索计算机架构的奥秘：RISC-V 模拟器 RISCV-SimulatorA Simple RISC-V CPU Simulator with 5 Stage Pipeline, Branch Prediction and Cache Simulation项目地址:https://gitcode.com/gh_mirrors/ris/RISCV-Simulator 1、项目介绍 在深入学习和理...
RISC-V-Simulator：RISC的简单模拟器-V
02-23
RISC-V仿真器 RISC的简单模拟器-V 指数 项目介绍 代码说明 1.项目简介 在这个项目中，我制作了简单的单周期RISC-V模拟器，该模拟器可以执行add，addi，beq，jal，jalr，ld和sd。 我实现了部分源代码，这是下面的过程。 默认情况下，主要骨架代码来自我的课程。 根据RISC-V的流水线模型，我的代码由5个模块组成，分别是“指令提取”，“解码”，“执行部分”，“内存”，“回写” 2.代码说明 在解释之前，让我介绍一下骨架代码的一些修改。 初始化部分，由于易于解码，我制作了一个数组，该数组指示从LSB到[31]的32位。 指令获取 计算机的基本地址单位是8位，即1个字。 RISC-V使用4字指令，因此程序计数器是4的倍数。但是，该程序（模拟）正在逐一读取十六进制指令。 解码 在解码部分中，模块应解码指令并从寄存器文件中读取数据。 在本节中，我们应该指定在执行，加
RISC-V模拟器指南：franzflasch/riscv_em 开源项目
最新发布
gitblog_01143的博客
08-21 667
RISC-V模拟器指南：franzflasch/riscv_em 开源项目 riscv_emSimple risc-v emulator, able to run linux, written in C. 项目地址:https://gitcode.com/gh_mirrors/ri/riscv_em 项目介绍 RISC-V模拟器 是一个由GitHub用户franzflasch维护的针对RISC-...
riscv-tools：RISC-V工具（ISA模拟器和测试）
02-20
riscv工具 该存储库包含一组RISC-V模拟器和其他工具，包括以下项目： ，在ISA模拟器 ，一系列ISA级测试 ，模拟器可执行的所有RISC-V操作码的枚举 ，其中包含bbl （用于Linux和类似OS内核的启动加载程序），以及pk （用于服务系统的代理内核），该代理内核通过将目标计算机应用程序转发到主机来调用目标计算机应用程序 此后，以前通过此存储库维护的几种RISC-V工具已被上游传输到其父项目，因此不再包含在此处。 您最喜欢的软件发行版应该已经包含这些上游工具的软件包，但是如果没有，则这里是我的一些收藏夹： 您最喜欢的软件发行版可能已经包含包含RISC-V交叉编译器的软件包，这可能是入门的最快方法。 在撰写本README（2019年3月）时，我可以轻松找到ALT Linux，Arch Linux，Debian，Fedora，FreeBSD，Mageia，OpenMa
riscv_em：简单的risc-v模拟器，能够运行Linux，用C编写
02-05
riscv_em：简单的risc-v模拟器，能够运行Linux，用C编写
[手搓 RISC-V 高性能模拟器]笔记一
lbai7134的博客
04-02 434
中科院软件所 PLCT Lab公开课《手搓 RISC-V 高性能模拟器》笔记1
RISC-V模拟器 Rimulator
HGGshiwo的博客
04-10 5027
riscv正确编译方法：riscv-gnu-toolchain 但是我没装linux虚拟机。也不想在虚拟环境下编译。于是做了一个模拟器，模拟指令选择操作，并查看寄存器结果。 目前实现的指令有： add addi sub sll slli and andi bge beq bne slr slri xor xori sd ld jal jalr 栈的大小为64*8，指令长度为32位。 模拟器位置：https://hggshiwo.github.io/emulator.html 有任何建议或者问题，欢迎分享。
java图形界面源码-Jupiter:RISC-V汇编器和运行时模拟器
06-05
汇编器和运行时模拟器。 它是用 Java 编写的，能够模拟基本整数 ISA（ I扩展）加上M和F扩展（ RV32IMF ）的所有指令，包括用户级指令集手册1 中描述的所有伪指令。 它的开发考虑到它可以用于各种课程，例如：计算机...
RISCV汇编指令集,riscv汇编中文手册,C,C++源码.rar
10-10
除了手册和源码，还可以结合模拟器（如SpinalHDL或QEMU）进行实践，通过实际运行和调试汇编代码来加深理解。同时，参加在线社区和论坛，如RISC-V基金会官网，可以获取最新的技术动态和交流经验。 总之，RISC-V汇编...
RISC-V 开源模拟器环境构建
popebl的博客
03-29 3314
RISC-V 开源模拟器环 mirrors / riscv / riscv-gnu-toolchain · GitCodehttps://gitcode.net/mirrors/riscv/riscv-gnu-toolchain 这里提供源码下载链接：https://pan.baidu.com/s/1KTckAhgQTcqStdgAK8yJ8g 提取码：p8my mirrors / riscv / riscv-isa-sim · GitCodeSpike, a RI..
Assembly-Simulator:一个简单的汇编模拟器
06-13
装配模拟器 一个简单的汇编模拟器
rars:RARS-RISC-V汇编程序和运行时模拟器
05-14
RARS-RISC-V汇编程序和运行时模拟器 RISC-V汇编器，模拟器和运行时RARS将汇编和模拟RISC-V汇编语言程序的执行。 它的主要目标是为开始使用RISC-V的人们提供一个有效的开发环境。 特征 RISC-V IMFDN基础（riscv32和riscv64） 多个匹配MARS或SPIKE行为的系统调用。 支持使用断点和/或ebreak进行调试 从伪指令到机器码的中间步骤并排比较 使用打开的文件或目录的多文件程序集 文献资料 可在上找到有关受支持的，，等的文档。 可以通过帮助菜单访问下载内容中包含的文档。 下载 RARS作为可执行jar分发。 您至少需要Java 8才能运行它。 可以在找到最新的稳定版本，可以在找到具有最新发展的，并且包含以前所有带有发行说明的稳定发行版。 或者，如果您希望制作自己的jar和/或修改代码，则应使用git clone https://gith
DLX汇编器模拟器
11-20
一款很好用的DLX汇编器，链接器，模拟dlx环境，win7下可视
用C编写的汇编模拟器
07-27
用C语言编写程序，实现汇编模拟器，其中分为六个部分的代码，实现模拟的从易到难
汇编语言编程模拟器安装程序WenMASM 2.70（中文版）
03-23
汇编语言编程模拟器安装程序WenMASM 2.70（中文版），在Windows上进行汇编编程
project1--riscv-simulator_origin_RISC5汇编器C代码实现_
10-04
描述中提到的“实现RISCV汇编器原始代码，可实现大多数汇编功能”，意味着这个项目包含了一个能够将汇编语言转换为机器代码的程序。汇编器是编译器系统的关键组件，它将程序员编写的人类可读的汇编语言代码转化为...
RISC-V 模拟器使用教程
gitblog_00954的博客
08-16 958
RISC-V 模拟器使用教程 RISCV-SimulatorA Simple RISC-V CPU Simulator with 5 Stage Pipeline, Branch Prediction and Cache Simulation项目地址:https://gitcode.com/gh_mirrors/ris/RISCV-Simulator 项目介绍 RISC-V 模拟器是一个开源的 ...
写一个riscv模拟器(1)
uhhhhhhu的博客
11-23 256
其中mmu_t中的entry表示程序开始的地址，后续我们会在mmu模块和machine模块中通过调用machine_load_program函数和mmu_load_elf来让state_t中的pc变量指向entry 从而开始执行程序。machine_load_program函数会读取文件并且通过mmu_load_elf函数来把mmu中的entry指向elf表中的开始地址，最后再让pc指向mmu中的entry,来执行程序。开始先声明elf头部表数组(用来存放elf头部表内容)接下来让我们进入正题吧。
练习 riscv32 汇编
12-09
RISC-V是一种开放的指令集架构，其32位版本为riscv32。练习riscv32汇编是为了掌握RISC-V指令集架构，从而能够编写低级程序或者进行嵌入式系统开发。 首先，需要了解RISC-V的指令格式和指令集，包括基本的数据处理指令、控制指令、存储指令等。其次，可以使用模拟器或者开发板来进行实际的汇编练习，例如使用Spike模拟器或者搭建RISC-V开发板进行程序调试和运行。 在练习过程中，可以编写一些简单的程序，比如计算两个数的和、寻找最大值等，然后通过汇编器将其翻译成机器码，并在模拟器或者开发板上运行，验证程序的正确性。同时，也可以尝试编写一些更复杂的程序，比如递归函数、循环结构等，来进一步熟悉RISC-V汇编语言的使用。 另外，可以阅读一些相关的文档和教程，了解RISC-V汇编语言的一些特性和最佳实践，以便能够更高效地编写和优化汇编程序。还可以参考一些开源项目或者学习社区，和其他人一起讨论和分享RISC-V汇编编程的经验。 总之，通过不断地练习和实践，逐步掌握RISC-V汇编语言，将能够更好地理解计算机底层的工作原理，并且为以后的系统编程和嵌入式开发打下良好的基础。
评论 8
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

邶风，

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值