![](https://img-blog.csdnimg.cn/20201014180756738.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA面试
文章平均质量分 68
邶风,
这个作者很懒,什么都没留下…
展开
-
AMBA总线(AHB)
AHB传输由两个不同的部分组成,分别是一个时钟周期的寻址阶段和一个或多个时钟周期的数据阶段。AMBA AHB协议中定义了4、8和16拍突发,以及未定义长度的突发和单次传输,突发传输包括增量和回环。例如,如果主机只完成了四拍突发中的一拍,那么它必须使用未定义长度的突发来执行剩余的三次传输。那么当从机一直准备好时,主机就可以实现两级流水线式的传输操作,即在地址A传输DATA时,地址B已经可以传输地址了。(4)AHB decoder:AHB译码器用于对每次传输的地址进行译码,并为参与传输的从设备提供选择信号。原创 2023-08-09 15:55:30 · 269 阅读 · 0 评论 -
数字电路基础(MOS管)
CMOS由PMOS和NMOS组成,是一个反相器,其电路图如下所示。当In为1时,PMOS断开,NMOS导通,Out输出为0;当In为0时,PMOS导通,NMOS断开,Out输出为1。与非门电路的真值表和电路图如下图所示。可以简单记忆为上面两个PMOS并联,下面两个NMOS串联。或非门电路的真值表和电路图如下图所示。可以简单记忆为上面两个PMOS串联,下面两个NMOS并联。MOS晶体管的物理结构如下,由衬底和注入粒子的材质不同分为PMOS和NMOS。原创 2023-08-08 10:55:29 · 325 阅读 · 0 评论 -
设计一个Glitch Free的时钟切换电路
对于异步时钟源clka和clkb,我们同样需要在各自的时钟下降沿进行选择的切换,不过,我们需要在各自时钟的上升沿采集切换信息,然后在时钟下降沿再进行时钟的切换。这样做的原因是避免亚稳态的产生,用来稳定电路。对于倍频时钟源clka和clkb,我们需要在各自的时钟下降沿进行选择的切换,这样就不会出现衔接很近的高低高毛刺(glitch)这种电平输出的情况。需要注意的是,在切换的过程中不能带有毛刺,因此不能使用简单的assign语句进行赋值。对于输入的时钟,我们可以分为以下两种情况,倍频和除倍频外的异步。原创 2023-07-08 21:09:01 · 746 阅读 · 0 评论 -
FPGA知识点
fpag知识点学习积累原创 2023-07-05 21:02:23 · 723 阅读 · 0 评论