![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
Philone
这个作者很懒,什么都没留下…
展开
-
系统级、算法级、RTL级、门级、开关级
算法级:主要用于快速验证算法的正确性,不一定可以综合成实际电路结构结构级:更接近电路的实际结构,电路的层次化描述,类似于电路框图RTL级:贴近实际电路结构的描述,描述的细节到寄存器内容传输级别,可以精确描述电路的工作原理、执行顺序,细化到寄存器级别的结构描述也就是RTL级描述,并无绝对划分标准。注:RTL(Register Transfer Level)寄存器转换级。在这个级别下,描述各级寄存器(时序逻辑中的寄存器),以及寄存器之间的(时序逻辑中的组合逻辑)信号的是如何转换的。需要注原创 2021-08-29 14:54:10 · 3166 阅读 · 0 评论 -
Verilog文件的读取(fscanf)和写入(fwrite)方法
在写testbench时,经常会用到文件的读取,下面示例了文件读取和写入的方法:文件 读取(fscanf)图中第一行定义一个文件句柄。由于打开的文件中一行中有两个10bit的十进制数据,所以定义了2个reg变量。第6行到12行就是文件的读取过程。使用的系统函数$fopen打开文件;使用$feof判断文件是否读完;使用$fscanf读取文件内容。在实际验证中,仿真一段时间后,仿真会结束,注意在仿真结束时,要使用$fclose(dti_fid)关闭文件。文件 写入(fwr转载 2021-08-20 18:00:31 · 2206 阅读 · 0 评论 -
FPGA中高复位还是低复位?
低电平复位时,我们一般要这样写:always@(posedge clk or negedge reset_n) if(!reset_n) begin ............. ...原创 2021-08-20 16:59:22 · 1112 阅读 · 0 评论 -
ModelSim仿真波形保存步骤
1、do文件的保存过程(1)将视图切换到wave界面,即鼠标左键点击选择wave界面,使其高亮显示。(2)file——>save format——>D:/modeltech_6.5b/examples/run_wave.do 可以更改do文件名称和存放目录,一般保存在仿真目录中。2、wlf文件保存过程(1)切换左边任务栏至“sim”。(2)点击保存,给将要保存的 .wlf文件(波形文件)命名。3、载入之前保存的波形(1)重启modelsim,open 之.转载 2021-08-20 16:55:58 · 4901 阅读 · 0 评论